前言

对于确保车站、机场、银行、赌场、卖场、甚至住家等场所的安全而言，视讯监视系统是其中重要的关键元件。随着安全风险持续攀高，视讯监视与纪录事件的使用模式已趋于多元化。上市时程的压力和新编解码标准的演进，加上高阶物件侦测、动作侦测、物件追踪以及各种追踪对焦功能等多元化的需求，是新型视讯监视架构所面临的主要挑战。因此，不论是从低阶到高阶或从独立式产品到PC扩充卡，新架构必须是具备扩充弹性且拥有成本效益的解决方案，以满足日趋繁杂的视讯监视系统需求，FPGA应是各类视讯监视系统的理想解决方案。

视讯监视与数位录影系统

FPGA搭配DSP

高阶数位视讯压缩技术，已被快速地为各类数位录影机（DVR）所采用，并开始出现在视讯监视系统当中。随着大多数DVR制造商从MPEG4转移至H.264高画质（HD）编解码技术，市场对于压缩速率更高的解决方案需求也日益迫切。

特殊应用标准产品（ASSP）适合支援各种量产型应用，但缺点是本身缺乏弹性、开发成本过高，开发时间也会跟着延长。另外，因为H.264 HD编码作业比解码更为复杂，大多数高阶数位媒体处理器很少能执行H.264 HD解码。 FPGA搭配外部的DSP或数位讯号处理器，是满足H.264 HD效能需求的最佳解决方案。

FPGA在视讯压缩的功能

在一个视讯监视系统中，视讯讯号由多个摄影机产生。 FPGA收到视讯解码器传来ITU-R BT656格式的数位视讯后，将处理过的视讯资料输出至萤幕显示，并传送至数位媒体处理器或DSP进行压缩后，储存在硬碟机。

使用低成本的FPGA，厂商便可进一步进行动作侦测、视讯缩放、色域空间转换、硬碟界面、DDR2记忆体界面等作业，为DSP处理器提供视讯加速功能，并将两个分时多工（time-multiplex）的27 MHz ITU-R BT656资料流，汇整成一个54 MHz的资料流。将两个ITU-R BT656资料流，汇整成一个ITU-R BT656资料流，仅需要单个通道视讯埠，就可独立传送整个双通道的视讯资料，此项建置非常适合用来连结仅有一个ITU-R BT656视讯输入埠的数位媒体处理器环境。(图一)便显示此种架构的区块图。

《图一 运用FPGA搭配数字媒体处理器开发的视讯监视系统 》

例如，采用仅有一个ITU-R BT656视讯输入埠的TI Da Vinci处理器，进行DVR设计时，更有效率的建置方法，便是运用分时多工技术，将两个或更多ITU- R BT656资料流，汇整成单一VLYNQ资料流，然后再传送至Da Vinci处理器。这种建置方法，能让厂商使用体积较小的封装元件、以及较少的I／O针脚来传送视讯流，因此可降低整体系统成本。 (图二)则是显示这种设计的区块图。

《图二 运用FPGA与Da Vinci处理器的视讯监视系统》

PC扩充卡数位录影系统

革新PCI传输效能

在过去10年，PCI汇流排为PC提供充裕的传输效能。但现今的PC扩充卡DVR系统，需要更高的传输频宽，流量已超过PCI汇流排的上限。去除空白资料的未压缩视讯，其资料流量约为165 Mbps。因此总频宽仅1 Gbps的PCI汇流排，最多在一个PCI汇流排上，支援6个撷取未压缩视讯或重播装置。厂商也可以在扩充卡上，使用MPEG4编解码晶片组，来降低对汇流排的频宽需求。不过这种做法会增加成本，并会让厂商受限于既有的MPEG4晶片组功能。

PCIe的优势

PCI Express（PCIe）技术，让传输流量大幅提升。 PCI Express分成许多通道，每个通道在各个方向均设有一对差动讯号，而每对差动讯号的传送速率为2 Gbps。主机板上每个PCIe插槽拥有自己的通道，不会和其他任何插槽共用资源。每个插槽的组态为16通道（亦称为x16）、8通道（x8）、4通道（x4）、或1通道（x1）。 PCIe让每个界面卡可提供从x1的2 Gbps到x16的32 Gbps资料流量。利用PCIe提供的资料流量，厂商可摆脱每个PCI界面卡处理未压缩视讯资料时所面临的6个通道限制。

建置PC扩充卡DVR系统

运用（图一）的设计，厂商可藉由PC取代数位媒体处理器，快速且轻易建置出一款PC扩充卡DVR系统，然后透过PCIe汇流排，把视讯资料流传送至PC。视讯的类比转数位转换器，能产生4个独立的数位ITU-R BT656资料流，每个资料流馈送到低成本的FPGA元件，进行前置处理。在FPGA中，视讯资料被分成空白与同步资料，并转成适合在PCIe中传输的封包，然后送至PCIe核心。再由软体处理输入的视讯资料，然后显示、处理、或储存至磁碟。(图三)是显示PC扩充卡的视讯监视系统设计。

《图三 PC扩充卡视讯监视系统》

视讯与影像处理演算法

从多相视讯缩放、二维FIR滤波器、萤幕直接显示、到包括透明图层混色（alpha-blending）等重叠与简单特效，甚至到格式与色域空间转换，FPGA都是即时数位视讯、影像处理、以及过滤等领域的一个理想平台。 (表一)显示的是常见视讯IP区块组的应用指南。

FPGA在DSP处理能力方面，可支援最高可达1080p品质的高解析度，并可降低大型DSP阵列的尺寸。 FPGA是可重复编程的硬体元件，可让设计业者轻易地实验各种新型、高效能、以及硬体开发为基础的视讯及影像演算法，借以强化终端产品的功能特色。

立即可用的IP

IC设计业者要提供的是视讯IP区块组，协助厂商在视讯监视系统中，快速设计、模拟、建置、以及验证视讯与影像处理演算法，其中包含设计DVR所需的基本原型与高阶演算法。

此外，IC设计业者与合作伙伴提供各种压缩编码、解码、以及编解码解决方案，包括可让设计业者快速建置的立即可用型核心，到建置区块参考设计方案与硬体平台，让厂商在更低的位元率下，支援更高的品质，借以突显产品的特色。

运用FPGA支援某些编解码区块的超高密度处理演算，让厂商能支援多通道的HD编码作业，节省宝贵的系统处理器运算周期，藉由降低或省去DSP处理器阵列，以大幅减低成本。更重要的是，厂商能借此能轻易地把各种界面、以及进一步的视讯处理等更多功能与特色，整合至系统当中。简言之，FPGA提供一种可扩充的解决方案，让同一系统能支援不同的规格描述、额外的通道、或新编解码技术。

FPGA能进一步藉由汇整系统逻辑功能与建置新的周边元件，来降低DVR系统成本。 IC设计业者能与其合作伙伴提供各种系统界面，协助厂商快速开发视讯监视系统：包括高阶记忆体界面、PCI Express、TI的VLYNQ与EMIF界面、硬碟机以及ITU-R BT656界面等等。

工具可简化设计

工具可简化设计例如System Generator for DSP套件，可让设计业者运用视讯IP区块组，以Simulink语言建立高效能DVR系统，并进行除错作业。运用System Generator开发与建置视讯处理演算法，可让业者能进行全盘的验证，并能轻易执行设计内容。

IC设计业者正开发各种预先通过测试的新型视讯IP区块组。厂商仅须拖曳System Generator内的区块，就能快速建构自身所需的视讯／成像系统，不必再以HDL语言替这些关键建构区块编写程式，以此可省下宝贵时间。

为处理开发公板与PC之间极为可观的视讯资料流，System Generator for DSP工具，推出另一种透过乙太网路界面的创新高速硬体协同模拟方法。这种界面支援低延迟的高流量传输，在System Generator环境中建构视讯／成像系统时，经实际运作证实应用功能良好。

另一种属于AccelDSP合成工具的高阶MATLAB语言设计工具，可用来为FPGA设计DSP区块。这款工具能自动执行浮点至固定端点转换，产生可合成的VHDL或Verilog程式，并可为后续的验证工作产生测试方案。厂商可以运用MATLAB演算法，产生固定端点的C++ 模组或System Generator区块。 AccelDSP是DSP解决方案的关键元件，结合FPGA元件、设计工具、IP核心、以及第三方解决方案，并提供设计与教育训练的服务。AccelChip与Xilinx System Generator的整合，结合了MATLAB演算法合成功能，其中包括系统工程师与硬体设计人员常用的图形化设计流程。

结论

运用FPGA，设计业者可在支援各项标准的系统中，加入独特的功能，超越其他竞争对手的产品，并让应用达到最佳平衡点。运用IC设计业者的视讯IP区块组，厂商可轻易建置具备弹性与高扩充性的DVR系统，因应各级市场的需求。藉由整合PCIe核心与视讯IP区块组，厂商可开发出低成本的PC扩充卡视讯监视系统。运用FPGA的VLYNQ核心，厂商可藉由FPGA与TI的Da Vinci处理器，轻易地连结数部摄影机所产生的无数视讯资料流。

此外，AccelChip与Xilinx System Generator的整合方案，采用MATLAB语言以及相关的支援工具组，开发各种复杂DSP演算法的System Generator IP区块。运用这些工具，设计团队可利用方法，设计建置程序中所需的硬体模型，让演算法设计人员完全融入FPGA的设计流程，更快速地完成更高品质的设计方案。 （作者Hong-Swee Lim为Xilinx赛灵思亚太区DSP产品与解决方案部门资深经理；David Zhang为Xilinx 亚太区DSP专家）