资料转换器的解析度和速度一直在稳定改进，还记得约25年前曾参加Tektronix举办的一项会议，和其他人士讨论资料转换器未来将如何发展；在这项会议里，与会者甚至完全不曾考虑从16位元解析度跳跃至24位元的可能性，然而Δ-Σ转换器架构却让这样的改进得以实现。

Δ-Σ转换器有能力提供24位元转换结果，虽然这听起来令人振奋，但仍有多项操作参数必须正确选择，才能得到最佳效能。随着抽样方式（decimation）、调变时脉和可程式增益放大器的调整改变，即使资料速率保持相同，最后​​效能还是会有差异，了解这些取舍将对资料转换器的最佳化产生极大助益；其它必须考虑的部份还包括输入源阻抗、滤波器响应、anti-aliasing以及长期漂移。

Δ-Σ转换器介绍

Δ-Σ转换器的优点是它把大部份转换过程都移到数位领域，使得高效能类比和数位处理的结合更容易。类比零件使用一组比较器、积分器和1位元数位类比转换器，这种转换器只有两个输出，可在整个电压范围提供线性转换能力──如此高阶线性使得Δ-Σ转换器能提供非常高的精准度，而且最后的绝对精准度主要由参考电压的精准度来决定。

《图一 Δ-Σ调变器架构图与波形》

ΔΣ调变器

(图一)是简单Δ-Σ调变器的各种波形，输入讯号X1是最大输入范围的1/4，输入讯号减去数位类比转换器输出讯号可得到一个脉冲列（pulse train），低电位占一个周期，高电位占三个周期。锁存比较器（latched comparator）输出则是位元串流，它会被送至数位滤波器，其中0和1的比例会直接相关于输入讯号电压和全幅（full scale）输入范围的比例。

在图一中，每条垂直线都代表比较器输出被调变时脉锁存的位置，分析电路时最好从输出端开始，把输出讯号当成驱动讯号，稍后再将回路闭合。从图中可看出，输入电压是1/4 Vmax，数位类比转换器则是由数位输出控制，刚开始时它的输出等于Vmax，因此将输入电压（Vmax/4）减掉数位类比转换器输出电压（Vmax）可得到-3/4Vmax，这个负电压会送至积分器，让积分器产生陡峭的负斜率输出。

下个时脉讯号开始时，X3是负电压，X4则会变成0，锁存器（latch）会把这个0值锁存起来，导致数位类比转换器的输出降为零；这个零电压回授到输入端，使得X2电压差变为1/4 Vmax。如图所示，这个1/4 Vmax正电压会让积分器产生较小的正斜率输出电压，它会延续数个时脉周期，才跨过比较器的临界值。跨过临界电压后，这个正斜率输出仍会继续升高，直到下个时脉周期为止，此时锁存器会把1锁存至输出端，于是我们又回到刚开始的地方。

若观察Δ-Σ调变器，即可发现其频率响应特性如下：

《公式一》

从(公式一)可看出，低频时的输出等于输入x，高频时的输出等于量化杂讯，可以得到(图二)所示的杂讯频谱。

Δ-Σ转换器利用超取样（oversampling）把量化杂讯分散给更多个频率成份，透过这种方式以及Δ-Σ调变器，即可修整杂讯频谱的形状，使其绝大部份被排除在讯号量测频带以外。透过杂讯频谱修整，低通数位滤波器即可移除绝大多数杂讯，进而得到高精准度的量测结果。

《图二 高频输出的噪声频谱》

调变器的输出会被送至数位滤波器，藉由选择滤波器种类或抽样率，工程师可以调整响应特性。最后的输出资料速率则是由(公式二)决定：

公式:资料速率＝调变时脉/抽样率（decimation rate）

有效位元数（Effective Number Of Bits；ENOB）是类比数位转换器的优劣评比方式（figure of merit）之一，是把杂讯表示成全幅讯号（full scale signal）和均方根杂讯的比值，并以有效位元数代表这个比值。可以利用输出码总数的标准差来计算24位元转换器的有效位元数：

《公式二》

求解有效位元数可得到：

《公式三》

如果信号杂讯比是以分贝来表示，也可利用(公式四)计算有效位元数：

《公式四 ENOB＝（SNRmeas dB–1.76dB）/6.02dB》

Δ-Σ转换器常使用sinc滤波器，它可在输出资料速率和其整数倍的位置产生很大衰减；换言之，若资料速率为60Hz，它会将量测值内的60Hz讯号完全除去，10Hz速率则会同时移除50和60Hz讯号。

输入取样速率和输出资料速率的频率比（ratio of the frequency）也可以调整，这个抽样比值则会直接影响有效位元数；只要增加每个输出结果的输入取样次数，有效位元数也会增加，使得类比数位转换器的有效解析度因此提高。

某些Δ-Σ转换器采用固定资料输出速率，只能在很小范围内调整，其它转换器则提供较大弹性，不但能调整抽样率，调变器的时脉速率也能部份调整；将此弹性结合MSC1210内建的8051微处理器，即可为这些参数的互动提供更大弹性。可在MSC1210协助下，调整和评估Δ-Σ转换器的工作效能，并且比较其在各种调变时脉和抽样率下的结果。 (图三)每一行都代表不同的调变时脉速率，图中各点则代表2020、500、255、50、20和10的取样率。从图中可以看出，有效位元数基本上是由抽样率决定，在特定效能水准下，调整调变时脉即可改变资料速率；此外，当调变时脉速率最大时，最高抽样比的有效位元数会略为降低，这也符合预期。

《图三 不同调变时钟速率的取样率》

因此可以提出这样的问题：如果不同的调变时脉速率不会让效能改变太多，为什么不干脆使用最大速率，以便得到更快速的资料转换结果？理由之一是当提高时脉速率时，CMOS电路的功耗也会以同样速率增加。

若功耗不是问题，可以采用更高的输出速率，然后将多个取样值平均，使得效能进一步提升。 MSC1210让这项工作变更容易，因为它内含32位元累加器，不需要处理器介入，就能计算256个取样结果的平均值。

输入阻抗与截波器(chopper)的稳定

一般来说，可将Δ-Σ转换器的类比输入看成一个开关和一个电容，开关频率就相当于模拟一颗持续连接至内部电容的电阻，开关频率的高低会直接影响这个电阻值，也就是转换器的输入阻抗。对于MSC1210，这个输入阻抗可计算如(公式五)所示：

《公式五》

因此当取样速率为15.625 kHz，PGA等于1时，输入阻抗就等于5 M(。更高的取样速率和PGA则会减少这个阻抗值，为了避免这个影响，许多Δ-Σ转换器都提供晶片内建缓冲器。但就算使用缓冲器，转换元件还是会对输入讯号进行部份取样，再利用取样结果提供很高的直流精准度。

可程式增益放大器

许多Δ-Σ转换器都内建可程式增益放大器（PGA），但它们的优点并不完全相同，也不一定符合预期；某些放大器虽然提供较大增益，但其实质效果只是将数位资料移位或是乘以2，对于实际应用并无任何真正助益，只要仔细分析元件资料表，就可以看出这个现象。如果PGA增加两倍时，有效位元数也会减少两倍，那么实际净增益就等于零，它只会使得杂讯涵盖输出范围的更大部份。

有时使用较小的参考电压也能提高增益，这是由于完整讯号范围是由参考电压决定，只要把参考电压减半，就等于将输入讯号的放大增益提高一倍；但另一方面，当参考电压很低时，这种增益改进方式就会受到杂讯的限制。

趋稳时间（Settling Time）

趋稳时间是另一项可能影响多通道系统资料产出的重要因素。 Δ-Σ转换器为了提供高效能，通常会采用sinc3滤波器之类的FIR滤波器，其优点之一是讯号通过滤波器的延迟时间为定值，工程师还能轻易调整这种滤波器，利用更多的延迟​​取样值来提供可变抽样水准（levels of decimation）。增加额外的滤波级会使得输出资料速率变慢，例如sinc3滤波器就需要三个资料转换周期，才能稳定达到预期的精准度。

当通道切换后，趋稳时间会使得前面几个取样值出现趋稳误差（settling error）。为了解决这个问题，MSC1210特别包含三种滤波器，并提供自动模式，可在通道切换后自动选择最好的滤波器，这表示多工器切换后，前面两次取样将使用快速趋稳滤波器，然后使用sinc2滤波器，最后则使用sinc3滤波器来处理后面的所有取样，因此所有结果都是完全趋稳后的转换值。

多工资料系统若要解决趋稳时间所造成的问题，方法之一是使用更高资料速率，然后将输出值平均；举例来说，假设想使用60 Hz资料输出速率，以享受60 Hz波陷滤波的优点，可使用240 Hz取样速率，然后将四个取样值平均，结果即相当于60 Hz资料速率。这种方法的优点是把滤波器趋稳时间从60 Hz时最多4次取样（使用非同步通道开关，总时间66.6 mS）缩短为240 Hz的4次取样（16.6 mS），它现在会在60Hz资料速率的一个输出取样周期内趋稳，却仍能享受60Hz滤波器波陷的好处。 MSC1210让这个过程将变得极为简单，它会设定32位元累加器来计算4次取样的平均值，并将通道切换后的第一个结果丢弃（假设通道开关和60Hz输出速率同步）。

Anti-Aliasing

资料撷取系统使用的滤波器响应可分为平坦式带通（flat pass-band）以及sinc两大类，平坦式带通滤波器在小于截止频率（cut-off frequency）部份的衰减值很小，然后是很大的截止频带（stop-band）衰减，直到Nyquist频率为止，这使得anti-aliasing滤波器的设计变得更容易，因为Nyquist频率通常比截止频率高出64倍，简单的RC滤波器也许就能满足要求。

另一种滤波器是sinc滤波器，但它在资料速率到Nyquist速率之间并无法提供同样的衰减幅度。如(图四)所示，取样速率后面还有多个波瓣（lobes），若想提供100 dB的截止频带衰减，那么在设计滤波器时，就必须让它有能力移除sinc滤波器只能衰减40 dB的频率成份。设计anti-aliasing滤波器时，必须记得高频讯号振幅并不会达到最大值，若预期的alias讯号最大只有-20dB，sinc滤波器又如图四所示，那么anti-aliasing滤波器只需提供40 dB衰减，即可让总衰减值达到100dB；这是因为sinc滤波器提供40dB衰减，又假设讯号最大只有-20dB，所以anti-aliasing滤波器只需再提供40dB衰减。但即便如此，若想让导通频带（passband）涵盖资料速率附近的频率，它仍然会是个困难的设计要求。

《图四 sinc滤波器采样率后的多个波瓣》

漂移

对于非常低的频率，存在着多个杂讯来源，其中之一是1/f杂讯，输入截波可以有效的移除大部份这类杂讯，但还有数个其它因素会把低频漂移引入高效能系统。把零件焊接至电路板时必须非常小心，避免造成机械应力；此外还有热梯度（thermal gradient）、热耦合接面（thermocouple junction）和封装方向（package orientation）等因素都会对讯号品质造成影响，并以元件特性漂移的型式呈现出来。可以利用Allen Variance之类的技术来观察这些效应，并且分析把它们从系统移除是否成功。 （原文英文版曾刊登于美国analogZONE网站）（作者任职于德州仪器）