账号:
密码:
CTIMES / 文章 /   
解决7奈米以上CMOS的接触电阻挑战
 

【作者: 愛美科】2019年06月11日 星期二

浏览人次:【2389】
  

文/爱美科;编译/丘燕

源/汲极接触电阻:先进矽CMOS的技术瓶颈

源极/汲极是电晶体的接触电极,用来引入与移除载子(carriers)於电晶体的传导通道。传统的CMOS技术,利用金属导体(MS)接触特性,在金属侧具有过渡金属矽化物(例如镍矽化物),得以形成源极/汲极的接触电子。另一种普遍方式,是利用自对准矽化物制程,称为SALICIDE,让矽化物覆盖在整个源/汲极表面。



图一 : 随着新型??矽化技术的发展,来自爱美科(imec)的博士生Hao Yu,介绍了改进源/汲极接触方案,这将能解决先进CMOS技术接触电阻带来的挑战。
图一 : 随着新型??矽化技术的发展,来自爱美科(imec)的博士生Hao Yu,介绍了改进源/汲极接触方案,这将能解决先进CMOS技术接触电阻带来的挑战。

但随着电晶体尺寸的缩小,与接触面积成反比的源极/汲极处的接触电阻,则会相应地增加。


Hao Yu说:「接触电子上升的问题,从14nm後就渐趋严重。使得源极/汲极接触电阻成为主要的寄生电阻,大量削弱先进矽CMOS的效能,这促使我们着手研发改善源极/汲极处接触电阻方案。」


接触电阻像是「自然」界面电阻,当两种不同材料接触时就会产生。「一般而言,有两个法则可用来改善金属半导体接触时产生的电阻。」Hao Yu说。「一个是是增加半导体侧的掺杂程度,另一个是优化金属和半导体之间的介面品质。」


超低接触电阻率:矽化物候选人的新规范

进一步研究显示,金属半导体接触电组率(ρc),被视为源极/汲极接触电阻在小面积接触面的主要成因。因此,未来的制程技术便需要具有超低接触电阻率(即低於2×10-9Ωcm2)的源极/漏极接触电阻,用来抑制寄生电阻,并确保电晶体的高性能。


Yu解释说:「由於金属与半导体间能源带的不连续,促使接触电阻率上升。所以具有超低接触电阻率的触点,可允许高通量载子以高速率通过金属/半导体界面传输。」


虽然传统的镍矽化物提供低接触电阻率,但是镍在矽(诌)中的快速扩散效果,限制了其在先进奈米级电晶体的应用。Yu说:「因此半导体公司希??爱美科研发新的接触方案和新的矽化物材料,达到具备超低的接触电阻率,同时兼容於CMOS制程。」



图二 : 横截面示意图(a)利用SALICIDE技术的传统电晶体、(b)现代电晶体。 (注:矽化物在现代电晶体的横向电流分布中不起作用。)
图二 : 横截面示意图(a)利用SALICIDE技术的传统电晶体、(b)现代电晶体。 (注:矽化物在现代电晶体的横向电流分布中不起作用。)

适当的测试载具

现在市面上,缺少的是一种能够精确测量,和评估接触电阻率低至10-9Ωcm2结构的测试工具。


Yu说:「在我的博士研究框架中,透过爱美科接触模组团队的协助,利用多环形传输线模型(MR-CTLM),我设计了一个独特的平面测试结构。新的测试载具,结构简单(具有最小误差)、高采样能力、高重制性,可精确展现超低接触电阻率特徵。



图三 : MR-CTLM测试载具结构的示意图:(a)俯视图和(b)横截面图。
图三 : MR-CTLM测试载具结构的示意图:(a)俯视图和(b)横截面图。

已同时有几家主要晶圆代工厂同意并实施了MR-CTLM测试结构,该结构也已被数所大学所复制。MR-CTLM能够准确揭露超低接触电阻率,相当接近产业目标所需。MR-CTLM结构制造简单,也有效促进和加速於评估各种产业相关的源极/汲极接触方案。


金属绝缘体半导体触点是否会导致低接触电阻率?

几年前,金属绝缘体半导体(MIS)的源极/汲极触点开始引起注意。Yu说:「结果显示,在金属和半导体之间??入一个超薄绝缘体,可以帮助实现非常低的萧基能位障高(Schottky barrier height),应该可达到低接触电阻率。我博士研究中的一部分,即看好这接触方案,并评估了接触电阻率和CMOS(适用於7nm以下)的兼容性。我筛选了几种绝缘材料,包括??二氧化物,但发现MIS源/汲接触方法的两项主要缺点,停止了应用MIS触点於先进的CMOS技术的想法,而这些问题与绝缘体无关。」


首先是涉及MIS触点的热稳定性,特别是在n型半导体上;第二,在与CMOS电晶体源极/汲极相关的高掺杂半导体上,MIS触点的萧特基位障高降低了MIS触点的优点,无法补偿掉穿隧能障引起的载子阻塞。


新型??矽化技术

在他的博士论文的第二部分,Hao Yu转为探究金属半导体源/汲接触方案,金属侧有??矽化物,半导体侧有高掺杂矽(n +)和矽诌(p +)。


经过内部讨论并与爱美科的CMOS项目合作夥伴密切协商後,他们开发了三种新的??矽化技术,改进了金属半导体界面。这三种技术可达到大约10-9Ωcm2的超低接触电阻率,如MR-CTLM测试载体所展现的结果。


这些技术之间的主要区别,在於与最先进的CMOS可制造性的兼容性。Yu说:「我们从第一种技术中得出的结论,让我探究了第二种技术,可拥有更好的CMOS兼容性。继续从第二种技术的结果,我们得到的第三种技术,而它与CMOS制造最相容。我们的合作夥伴也对这三种技术进行了评估。」


第一种技术中,称为接触前非晶化注入,是一种在??沉积和接触形成之前,进行诌离子注入的步骤。该步骤被认为可改善??矽化物的成核和结晶度。然而,使用不是完全结晶的矽化物,但具有嵌入式小??矽化物微晶的无定形状态下,可达到最低的接触电阻率值。


Yu说:「低ρc??矽化物的特殊阶段,促使我开发第二种技术,也就是基於矽化??(TiSi)共沉积作用,形成??矽化物。利用这项技术,可以增强??矽化物微晶的形成。这项技术还能提高源极/汲极触点的品质、可靠性和可重复性。」



图四 : 在SiGe上的超薄共沉积矽化??(TiSi)的横截面TEM((a)在450℃下N 2的1分钟之前和(b)之後)。
图四 : 在SiGe上的超薄共沉积矽化??(TiSi)的横截面TEM((a)在450℃下N 2的1分钟之前和(b)之後)。

最後,第三种技术被开发用来解决矽化??沉积技术与CMOS制程兼容性的限制。


Yu补充说:「透过共形化学气相沉积(CVD)/原子层沉积(ALD),矽化??将成为产业的最隹接触解决方案,但该技术仍在开发中。在现阶段,我们与工业供应商一起探索了使用保形沉积技术,如ALD沉积??。」


「这项技术使我们能够创造??基底的ALD,拥有超低ρc(2x10-9Ωcm2)的源极/汲极触点。」


在不远的将来,Hao Yu将利用在博士研究工作中所获得的知识,在爱美科针对5G手机的高速类比/射频程序框架内,开发基於三五族为基础元件的接触方案,如砷化????(InGaAs)或氮化??(GaN)。


(本文由爱美科授权刊登)


相关文章
电力资源正危急 让我们明智使用它
再见摩尔定律?
由自驾车迈向智慧交通系统的进展
工业相机技术持续翻新 机器视觉效益全面提升
EDA跨入云端环境新时代
comments powered by Disqus
相关讨论
  相关新品
Arduino Motor Shield
原厂/品牌:RS
供应商:RS
產品類別:
mbed
原厂/品牌:RS
供应商:RS
產品類別:
Raspberry Pi
原厂/品牌:RS
供应商:RS
產品類別:
  相关新闻
» Imec扩大矽光子学产品组合 推动下一代资料中心互连
» Imec和新加坡国立大学携手研发量子晶片加密技术
» 台湾生医晶片产业链强强联手 打造卵巢癌检测新利器
» 勤业众信估2019 年半导体业总收入5,150亿元 亚太地区稳居最大消费市场
» 笙泉MG82G5E32/MG82F6D17满足您的设计需求
  相关产品
» 笙泉科技推出新一代MG82F6D17 MCU
» 意法半导体生态系统扩充功能支援微控制器以USB-C作为标准介面
» 安森美半导体与NVIDIA合作开展基於云端的自动驾驶汽车仿真
» 高通推出全新单晶片DDFA放大器解决方案
» Microchip推出MPLAB Harmony 3.0为PIC和SAM微控制器提供统一的软体开发平台
  相关资源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw