为了在追求加速嵌入系统开发及维持其可靠性的同时，又能够兼顾降低开发成本，产业界开始转向可重组的设计架构，这种架构能够适用于未来的任务要求，并且可以掌握系统失灵的状况。这些可重组的子系统通常以资源受限的FPGA硬体、或者功能完善、带有特定DSP的多核心处理系统为基础。

以FPGAs做为目标硬体时，必须使用Verilog或VHDL来开发，而处理器的开发则是须透过C/C++。许多演算法与零件，特别是与通讯相关领域，会同时需要将以处理器为基础与FPGA为基础的两种子系统作为目标。
...
...