现代的电子装置变得更轻、更薄,外型更缤纷多彩,而催生此一华丽变身,少不了效能强大的系统单晶片(SoC)所组成的核心处理器。 SoC扮演着驱动精致产品设计的关键要角,拜5奈米等半导体先进制程技术之赐,新的SoC设计除了考量面积大小、效能及兼顾节能省电的重要指标之外,还要积极因应先进制程所导致的上市时间延宕的风险。
因应上述的设计挑战,让IC设计业者面对品质与可靠性的严苛要求,变得更加艰巨,而能够克服此困境,等同于获得数十亿美元的潜在收益,同时省下巨额的成本支出。
IC设计业界使出浑身解数努力探索-设计一颗SoC所历经从晶片开发到终端应用部署的每一个重要阶段。传统上,聚焦于晶片下线(Tape Out)阶段来解决所有潜在问题的思维,显得太过乐观与缓不济急,于是透过连结与整合每一个阶段大量关键资料,巨细靡遗分析管理晶片与系统生命周期的每个细部环节,以确保能获得最佳结果的解决方案于焉诞生。
...
...
另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優惠 |
一般使用者 |
10/ごとに 30 日間 |
0/ごとに 30 日間 |
付费下载 |
VIP会员 |
无限制 |
25/ごとに 30 日間 |
付费下载 |