账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
异质整合 揭橥半导体未来20年产业蓝图
 

【作者: 籃貫銘】2019年10月09日 星期三

浏览人次:【9965】

智慧手机的问世,给半导体产业设定了一个明确的目标,就是晶片体积只能愈来愈小,同时功能还要愈来愈强大。接着IoT来了,更多元的想像又被加了上去,晶片的设计和制造至此来到一个新的转折。


于是,异质整合(Heterogeneous Integration)的概念,就砰然降临到了半导体的舞台上。


SoC催生异质整合思维 SiP带来实作成果

要谈异质整合之前,就先得知道同质(Homogeneous)整合。言简意赅的一句,就是相同功能的相加。最最经典的例子,就是CPU的多核心设计,不管是大核加小核,或者四核和八核,都是同样的原则。


但在体积尺寸限制的前提下,同质整合的设计必定要往更小的制程发展,因此也有一说,同质整合和摩尔定律是互为因果。


只不过体积终究只是终端需求的其中一项,更困难的是把其他的功能也加在一起。因此系统单晶片(System on a Chip,SoC)的概念就诞生了,不仅要小体积,同时要具备其他的功能,最好把整个系统都做在一颗晶片里头。完整的体现就是如智慧手机这类型的产品,轻轻薄薄的一台,却强过了过往的任何一台PC。


什么是异质整合,就是把分开制造的元件进行更高层级的组装,而这个集合将可以提供更强的功能性,同时也改善运作的品质。

有了SoC的设计思维,整合异质的想法也就慢慢诞生了。但由于SoC的设计和生产皆不易,尤其到了更先进的奈米制程之后,一颗SoC的开发费用动辄达到数十亿元,一般中小型的公司根本难以负担,因此转用封装的方式来达成整合的效果,则是更经济和务实的做法,因此系统级封装(System in a Package,SiP)便逐渐吸引了更多的目光。


而随着制程与设计架构的持续发展,传统的2D平面设计逐渐不敷使用,立体式的制程架构开始被提出,于是晶片制造商便转往3D IC和3D封装的技术研发,而这种新型态的3D晶片制程技术更为异质整合带来了更多的可能性。


成立聚焦团队 具体描绘异质整合发展蓝图

因此,国际半导体技术发展蓝图组织(International Technology Roadmap for Semiconductors,ITRS)在2014年成立了异质整合的聚焦团队,并在隔年于半导体产业(SIA)的认可之下,与IEEE的电子封装社群(EPS)签属了合作备忘录(MOU),确保异质整合可以永续的发展。至此,异质整合正式成为半导体产业的发展方针。


在2015年的半导体2.0国际技术蓝图里,异质整合首次有了明确的说明,在其将近100页的内容里完整的描述了异质整合所涉及的种种面向。



图一 : ITRS在2015年于半导体产业(SIA)的认可之下,与IEEE的电子封装社群(EPS)签属了合作备忘录(MOU),异质整合正式成为半导体产业的发展方针。图为其组织的识别。 (source: IEEE)
图一 : ITRS在2015年于半导体产业(SIA)的认可之下,与IEEE的电子封装社群(EPS)签属了合作备忘录(MOU),异质整合正式成为半导体产业的发展方针。图为其组织的识别。 (source: IEEE)

什么是异质整合,ITRS解释,就是把分开制造的元件进行更高层级的组装,而这个集合将可以提供更强的功能性,同时也改善运作的品质。而这里所称的元件,应该要包含个别的裸晶(die)、MEMS装置、被动元件、组成的封装,或者被整合至单一封装里的子系统。


而所谓的运行性能,也应该要采用最广义的思考,例如拥有者的系统成本。


ITRS指出,传统的COMS制程已经接近极限,而持续的产业成长和持续缩减的每单位功能成本,将需要新的装置型态、新的封装架构和新的材料来因应。尤其当摩尔定律可能走到终点的时候,透过在封装上创新的异质整合和三维架构技术所达到的功能多样化,必须适时接棒而起。


3D封装与有效率的供应链是关键

而采用封装制程的SiP将会是最关键的技术,它是平衡性能多样化与成本的最佳解决方案。因应这个新架构,包含印刷电路、更薄的晶圆、以及主动/被动的嵌入式装置都会因此而兴起,然后用在封装的生产设备和制程材料也会有快速的变化,以满足新的架构需求。


未来15年内,异质整合的布局会着重在组装(assembly)和封装(packaging)、测试、与导线互连(interconnection)技术。而SiP架构将是异质整合技术的主要贡献。

ITRS也提到,对于制程微缩成本最重要的事,是建立并维持有效率的供应链,而这需要协调多个IDM厂、晶圆代工厂和测试业者。而一个有效率的供应链也将自然地专注在各种降低成本和形成标准的活动上,以维持竞争力。


至少在未来的15年内,异质整合的布局会着重在组装(assembly)和封装(packaging)、测试、与导线互连(interconnection)技术。而落实功能多样性与系统层级整合的SiP架构将是异质整合技术的主要贡献。


封装是晶片进入终端装置的最后一道流程,它要提供电子和光讯号的输入输出,电源连接和电压控制,它也要提供散热和实体的保护。而正兴起的IoT和云端数位应用趋势,以及趋缓的CMOS摩尔定,将会从各方面给封装技术带来新的需求。而最重要的技术,就是复杂的3D系统封装架构。



图二 : 封装是晶片进入终端装置的最後一道流程。而正兴起的IoT和云端数位应用趋势,将会从各方面给封装技术带来新的需求。(source: IEEE)
图二 : 封装是晶片进入终端装置的最後一道流程。而正兴起的IoT和云端数位应用趋势,将会从各方面给封装技术带来新的需求。(source: IEEE)

ITRS并提出了四个主要的应用领域,分别是高性能运算(HPC)、高速低延迟通讯、物联网、消费性电子。但到了2019年,更多的应用领域被加到了研讨的项目中,包含汽车、医疗与穿戴式装置、国防与航太等。


当然,为了务实的推动异质整合在产业界的发展,IEEE EPS和SEMI也成立了相关的委员会并设定执掌,让各项工作更有所本。其中全球咨询委员会(Global Advisory Council)是最为知名的一个,期主要的目标之一就是确保异质整合的价值主张能落实在政府、产业、学界与研究中心等,同时也作为沟通和举办会议的联系介面。


钰创科技卢超群 率台湾业者进军新领域

目前的主要成员包含:SEMI的总裁与执行长Ajit Manocha、钰创董事长卢超群、英特尔副总裁与封测部门总经理Babak Sabi,以及Fraunhofer董事长Hubert Lakner。


值得一提的是,台湾的钰创科技董事长卢超群不仅是异质整合的倡导者,更是一个身体力行的实作者。他除了担任了台湾人工智慧晶片联盟的会长,实际推动产业界把AI晶片落实在异质整合的应用,他所创办的钰创科技也在近年研发出新一代的RPC DRAM记忆体架构,透过在不影响效能且满足业界标准的前提下,大幅缩减了针脚通道数,让超微小化成为可能。



图三 : ??创科技的RPC DRAM,为记忆体的整合应用开创新的视野。
图三 : ??创科技的RPC DRAM,为记忆体的整合应用开创新的视野。

卢超群指出,他所发明的新型记忆体能轻易的被整合至各式的嵌入式设计中,同时钰创也提供KGD(Known good die)的规格,以便被运用在SiP和其他的晶片整合技术中,进一步实现更高性能且多工的终端产品。


他表示,异质整合是未来20~30年半导体发展的重要方向,透过把一个系统用不同晶片整合在一起,产生可用于不同领域的应用,像是把感测或者运算的元件整合到生医领域中,产生能治疗癌症的装置,这就是异质整合其中一个实际的应用案例。


结语

日前,在2019的Hot Chips论坛上,英特尔也再次展示了首款使用Foveros 3D封装技术的Lakefield PC处理器。该处理器就是英特尔首次使用异质整合架构的处理平台,透过整合了CPU、GUP与记忆体元件等,在一颗晶片内实现了市场罕见的功能与性能。


英特尔新晶片的问世,将会是一个序曲,接下来可见到越来越多的厂商发表类似架构的产品。而随着技术与市场的成熟,异质整合的时代大戏,也就会慢慢登场了。


相关文章
矽光子发展关键:突破封装与材料障碍
摩尔定律碰壁 成本为选择先进封装制程的关键考量
3D SoC与晶背互连技术合力杀出重围
打造生态系 小晶片卷起半导体产业一池春水
云端部署引领IC设计迈向全自动化
comments powered by Disqus
相关讨论
  相关新闻
» 台英研发合作吸引群创及科磊等大厂加入 聚焦化合物半导体及下世代通讯
» ASML企业短片大玩生成式AI 展示微影技术为人类创新价值
» 国研院携手台积电 成功开发磁性记忆体技术
» 台积扩资本支出达280~300亿元 补助供应商加速减碳
» 经济部补助A+企业创新研发淬链 聚焦数位减碳及AI应用


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83SAQZWL6STACUK5
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw