碳化矽（SiC）MOSFET為多種應用實現了高效率電力輸送，比如電動車的快速充電、供電、可再生能源以及電網基礎設施。雖然它們的性能表現比傳統的矽MOSFET和絕緣閘雙極電晶體（IGBT）更為出色，但驅動方式卻不盡相同，在設計時必須細心處理。

以下是一些對碳化矽應用進行閘極驅動器研究時的範例：

‧ 具有正及負VGS的電源電壓範圍

‧ 共模瞬態抗擾度（CMTI）大於100 kV/μs

‧ 最大工作絕緣電壓可達1700 V

‧ 驅動能力可達10 A

‧ 傳輸延遲時間和頻道不匹配時間小於10 ns

‧ 主動米勒鉗位

‧ 快速短路保護（SCP）（小於1.8 μs）

碳化矽MOSFET的一般驅動考慮

為滿足這些規範，可以考慮幾種單獨的閘極驅動器技術。磁耦合驅動器是一個相對成熟的技術，但在磁場應用中也可能會產生問題。電容耦合驅動器可針對高電壓應力提供有效保護，也有出色的外部磁場抗擾度，同時以最低延遲提供非常迅捷的轉換。

然而這項技術仍然容易受高電場應用問題的影響。光耦合是較為傳統的絕緣方式，非常有效，並可提供出色的瞬變和雜訊保護；但其曝光增益和LED特性會隨著時間推進而逐漸減弱。

隨著系統功率和頻率增加，閘極驅動功率要求也會提高。設計人員應確保驅動器具備足夠的驅動能力，根據（freq x Q_g）在所需的頻率下保證MOSFET的導通。保持閘極驅動器內部FET R_DS（on）處於低位，可實現更高的電流輸送和更快的開關速度，但是總平均功率要求取決於開關頻率、總閘極電荷（以及任何其置於閘極上的電容）、閘極電壓擺動以及並聯碳化矽MOSFET的數量或P= （Freq x Q_g x V_{gs（total）}x N）。其中P是平均功率，Freq是開關頻率，Q_g是總閘極電荷，V_{gs（total）}是總閘極電壓擺動，N是並聯數量。

我們需要特別注意最大VGS 額定值，轉換時應允許振盪和過衝（圖一）。其次，對於開通和關斷來說，最大標稱電源電壓（15 V，–4 V）應確保安全操作和長期可靠性。在帶有相對緊湊回饋控制的實用設計中，可以達到+/-2%的開通和關斷公差，而多繞組返馳式電源可達到+/-5%的公差。

圖一 : 顯示開關時典型的閘極驅動電壓特性圖

碳化矽MOSFET比矽MOSFET開關速度更快，所以碳化矽閘極驅動器的設計必定要能夠承受更高dV/dt（轉換期間漏極-源極電壓變化率），因為這會對MOSFET造成振盪和損壞。在硬開關應用中，碳化矽MOSFET能夠產生超過150 V/ns的dV/dt，所以推薦使用帶有高CMTI額定值的驅動器。

PCB佈局的建議及技巧

為了減少並聯開關閘極回路中的循環電流，對稱的PCB佈局是極為重要的。另外，分開電流回路與閘極回路可以防止串擾，而增加阻尼效應（例如閘極電阻和鐵氧體磁珠）可以防止閘極振盪，並且降低電壓峰值和振盪。在MOSFET的閘極和源極兩端之間置入一個小電容（100 pF至1 nF），可為高頻雜訊電流繞過閘極提供低阻抗路徑（圖二）。

圖二 : 碳化矽MOSFET抑制干擾和閘極振盪演示

以下是需要考慮的一些附加佈局相關的事項：

‧ 保證閘極驅動回路和功率環路分開，儘量不要有任何交疊

‧ 由於碳化矽系統具備高di/dt和dV/dt，所以寄生電感和電容能夠對性能和轉換行為產生極大影響。對降低寄生效應的一些建議如下：

o 當使用通孔封裝MOSFET時，儘量減短引腳長度

o 最小化閘極到MOSFET的距離

o 對於DC匯流排，使用低阻抗薄膜或陶瓷電容器

o 在DC匯流排以大量重疊方式供應訊號

o 最小化開關節點與其他匯流排和訊號的重疊

o 使訊號遠離高頻率磁性材料

o 讓電源回路和閘極驅動器訊號分開

‧ 轉換節點上的電容會增加損耗

‧ 匯流排環路中的電感會增加關閉時的電壓過衝

‧ 閘極回路中的電感和電容，會降低轉換速度和驅動電壓的控制

‧ 並聯應用電感或電容的不同會導致不平衡

並聯MOSFET可提升應用的功率

並聯MOSFET可實現大功率設計（比如交錯並聯升壓轉換器）。當用一個驅動器驅動並聯MOSFET時，它們的閘極不應直接連在一起，而是將外置的驅動電阻單獨應用到每個閘極。

而在開關轉換期間，電源路徑佈局中的任何不對稱都會在源極之間產生電壓不平衡。雜散電感（範圍介於1到15nH之間）也可產生不平衡的振盪電壓，但是增加閘極電阻和增加鐵氧體磁珠可以增加抑制效應以協助降低振盪和開關損耗。並且在每個碳化矽MOSFET的驅動回路的源極接線（Kelvin source）添加一個1Ω電阻器，可以大幅降低任何可能流動的高峰值電流，並可作為到V_GS的自動回饋，有助於改善動態共享（圖三）。

圖三 : 增加閘極和源極電阻器以驅動並聯碳化矽MOSFET

當使用模組時，有些相同規則仍舊適用。將開關節點對稱地連接到負載，並確保從每個模組到DC匯流排的阻抗匹配非常重要。對模組進行並聯時，設計人員可選擇分享的閘極驅動器或者單獨的閘極驅動器。分享閘極驅動器有助於消除不同驅動器之間的不匹配問題，但是很難對閘極驅動器進行對稱佈局，特別是對超過兩個並聯模組而言。器件間的時序偏差要較低，才可分離各個柵極驅動器。

圖四顯示佈局並聯MOSFET驅動器板的一些範例。

圖四 : 並聯MOSFET設計的PCB佈局範例

負驅動電壓保證更安全的操作並改善抗干擾度

通常情況下，MOSFET在0V時完全關閉。增加負閘極偏壓會改善抗干擾度，並避免在橋式電路應用中出現誤開通，但是單端型功率轉換器（比如返馳式、升壓或降壓轉換器）可以接受使用0V關斷電壓。當使用圖騰柱拓撲時，高dV/dt和di/dt通常會導致串擾，並能在閘極生成振盪的電壓尖峰，因此負電壓關斷（比如–4 V）能防止誤開通，同時保證最大允許負壓–8 V有足夠的餘量。如果PCB佈局已得到最佳化，只要沒有誤開通，負閘極偏壓可以接近–3V或–2V（依次降低該偏壓可以降低體二極體的正向電壓）。

正、負閘極驅動電壓解決方案有多種實現方式。例如專用15V/–3V整合電源元件可以協助降低零組件數量，而在一個穩定的18V輸出後，加上電阻器和齊納二極體生成–3V可以增加靈活性。另一個方案是使用帶有內置DC/DC控制器的閘極驅動器IC，比如Si8281。最後，使用推挽電路 （比如來自德州儀器公司提供的TIDA-01605） 可以自訂完整解決方案（圖五）。

圖五 : 利用TIDA-01605的推挽電路來為MOSFET驅動器產生15 V/–4 V

當MOSFET關斷時，在圖騰柱半橋設計中增加主動米勒鉗位可以大幅降低串擾（圖六是在400 VDC下使用C3M0060065J的對比 ）。為實現更好的鉗位效果，驅動器須儘量接近MOSFET，這樣雜散電感就會達到最小化。

圖六 : 無米勒鉗位（左）和有米勒鉗位（右）的MOSFET驅動器對比圖

其他推薦測試和微調

保護設計免受超載電流（或短路）的影響，是必須要考慮的問題；相較於電流分流器，大部分設計人員還是傾向於採用「去飽和」方式。雖然電流分流器能提供更精確的斷路電平，但它消耗了很多電力，同時需要大量的PCB空間。因此電流分流器更多用於需要準確電流保護點的低功率應用。

對於碳化矽來說，去飽和機制表現出色，因為它沒有引入額外的損耗，並能夠用於大功率載荷和模組。然而，去飽和方式只會在Vds上產生跳閘，元件不會產生實際電流，這將增加跳閘的大小變化差距。圖七顯示了兩個用於碳化矽MOSFET的設計，一個基於分流器，另一個基於漏極電壓SCP設計，我們可以看到兩者之間的差異。

圖七 : 用於碳化矽MOSFET的基於分流SCP和漏極電壓SCP之間的對比

針對SCP的設計非常重要，但是微調切斷參數卻非常棘手。設計人員須充分保護碳化矽MOSFET，同時不允許任何誤動作。「去飽和」電壓水準須基於MOSFET的R_DS（on），連同最壞情況下的條件，包括高溫、峰值電流和RDS（on）最大值進行選擇。應基於轉換過渡時間和抗干擾度來選擇去飽和檢測時間，同時須考慮最壞情況下的條件，比如低電流以及大電流波動。為確保碳化矽裸片無不利效應，Wolfspeed推薦以下保守建議：打開後檢測時間為250–500 ns，在檢測後軟停機持續時間為400–1,500 ns，短路持續時間不超過1–1.5 μs。

在大部分碳化矽模組中，當元件裝置仍處於波動（小於1 ms）且未飽和時，須檢測短路故障。不同於IGBT，碳化矽裝置的故障可能必須在短路電流到達峰值之前進行檢測。可進行破壞性測試來檢驗這個特性，例如圖八的測試例子。這項測試包含ADuM4177閘極驅動器和CAB450M12XM3碳化矽模組（額定值為1,200 V/450 A）。故障應在550ns內得到檢測，並在之後360ns內關斷。

圖八 : 驅動器和碳化矽MOSFET的破壞性短路測試

總結

綜上所述，碳化矽技術可實現高效率和高功率密度的系統，但須通過多個策略進行驅動。閘極驅動器須具備足夠的驅動能力來降低損耗，並且在足夠高的開關頻率下運行時，它必須具備高CMTI、最低的寄生電感以及最佳化的去飽和檢測和軟關斷特性。

當佈局PCB時，要確保敏感訊號的對稱性和短走線以防止串擾，同時使用被動元件，例如電容和鐵氧體磁珠，也可有效抑制干擾。採用單獨的閘極電阻以保持平衡，並以統一的方式保持冷卻或熱管理。

（本文作者Guy Moxey任職於Wolfspeed公司）