SerDes 是什么？

SerDes(序列器/解除序列器)是能够将大位元宽度的单端汇流排，压缩为一个或多个差动讯号的装置，差动讯号的切换频率会高于大位元宽度的单端汇流排。 SerDes能够使大量资料点对点传输，同时缩减实作宽平行资料汇流排的复杂度、成本、功耗及电路板空间。使用SerDes可达到绝佳的效益，因为平行资料汇流排的频率超过500MHz (1000Mbps)，在如此高的频率下，宽平行汇流排本身的问题会加剧。切换速度较快的平行汇流排需要耗用较多电源，而且在时脉容差减少的情况下不容易布线。例如，系统设计人员通常很难维持个别平行讯号线路之间类似的偏移。偏移的不相符程度过大，即造成接收器的系统时序问题，因为许多系统都必须时脉输入平行资料，做为一组调准的位元。频率和传输距离增加时，平行资料汇流排实作会发生其他许多问题。讯号完整性、耗电量及时序等问题都会对设计造成重大影响。在现今的精简系统中，电路板空间通常受限，单纯使用许多速度缓慢的平行通道无法传输大量资料(如图一)。在许多应用中，对于系统内部、系统之间或两个不同位置的系统之间，进行点对点大量资料传输而言，SerDes可做为理想的解决方案。

《图一 单端并行总线实作与SerDes数据传输》

SerDes的基本运作

SerDes的基本运作相当简单，实作方式因厂商的不同而有所差异。按照指定频率切换的平行资料汇流排传送至SerDes装置的平行输入汇流排，这些位元根据参照时脉的下降或上升​​边缘，加以时脉输入至SerDes的平行位元暂存器，其中包含来自平行资料来源的平行资料，例如媒体存取控制器(MAC)或系统处理器。通常相关参照来源可提供时脉，例如提供参照时脉给系统的晶体振荡器，或时脉产生器IC。一旦载入平行资料暂存器，一般会使用8B/10B编码的标准编码方式进行编码。

SerDes的编码器/解码器(ENDEC)有许多功能，主要用于形成适合序列化的内送应用资料串流。例如，原生应用资料串流可能有0位元的连续串流 (0000000……) 或 1 位元的连续串流(1111111…….)。在这些情况下，SerDes不容易在连续相同位元的长串流之后，撷取位元传输。 SerDes中的时脉与资料复原(CDR)电路必须在资料串流中侦测到一定程度的位元传输密度，才能避免位元遗漏。透过资料编码，内送的平行资料字组 (预先定义的平行资料位元数)会经过编码，亦即对应至较适合序列化的已定义 (标准化) 位元模式(字组)。例如，透过 8B/10B 编码，编码集会对应至类似1和0数目的字组。未编码资料的另一项问题，是序列化程序中遗失字组描述(字组边界点)。为了协助接收器运作，ENDEC提供显示字组边界的特殊编码字组。接收器可使用这些特殊编码来执行位元组描述。例如，8B/10B编码采用通用编码的概念，应用可使用这些通讯编码建立资料串流的初始字组边界。

编码的资料位元会经过序列化，然后从平行位元汇流排转换至序列位元汇流排。 SerDes 的序列化功能将平行位元(资料字组)加以序列化，以便透过单一差动传输通道有效传输。通常使用如图二所示的偏移暂存器来实作序列化。必须注意的是，资料必须根据位元组时脉，入至平行暂存器中。

《图二 串行化程序》

序列化的位元汇流排传送至差动线路驱动器，也就是差动讯号缓冲器。差动缓冲器将序列化的位元串流传输至铜线，或背板迹线等媒介。

在SerDes的接收端，序列化的位元串流会传输至差动讯号输入缓冲器。 SerDes接收电路内部的输入缓冲器，则将内送的位元(以电压摆幅表示)解析为数位位元串流。接收器的另一个关键功能，是执行内送序列资料串流的时脉复原。时脉驱动电路会从将传输至接收器的序列资料串流，撷取位元速率时脉，这个复原的时脉即可用来做为接收的位元串流时脉，接收的位元串流便会被解序列化。解序列化是将序列接收资料组合成平行字组，然后加以解码而形成原始资料字组的程序。解序列化程序需要CDR电路提供复原的时脉，以驱动移位暂存器时序，重新组合平行编码资料字组。

解序列化(平行)位元串流随即解码为原始资料位元，资料位元便会传送至平行输出暂存器，然后由平行输出讯号缓冲器加以时脉输出。一般而言，输出缓冲器都是单端讯号缓冲器。被分割的复原时脉会与平行资料一并提供，而且时脉的频率，与内送序列位元串流的资料速度一致。通常，SerDes的传输及接收路径会以相同的频率同时运作，而形成全双工(同时传输及接收)序列连结。

锁相回路 (PLL)

锁相回路是任何SerDes装置的重要元件，因为它会产生驱动序列收发器，以及装置的接收路径所用的高速时脉​​。视SerDes架构而定，SerDes会有传输和接收路径的一个PLL，或者SerDes会有两个PLL：一个用于传输，另一个用于接收。 PLL是CDR电路的关键区块，SerDes中的PLL是由参照时脉输入所驱动，因此，参照时脉输入通常需要符合严格的电子及抖动需求，否则不理想的参照时脉会对于SerDes效能造成重大的影响。

时脉与资料复原(CDR)

SerDes的时脉与资料复原单元，整合一个或多个PLL电路，其中使用参照时脉产生高频时脉，接收电路区块会使用高频时脉进行内送资料的取样，并且从资料串流撷取高速时脉讯号的复原时脉。这个复原的时脉通常经过分割，以产生SerDes提供的字组(位元组)时脉，并且有平行输出资料。

参照时脉的重要性

参照时脉是为了让SerDes驱动 内部的PLL所提供的输入时脉。参照时脉通常与SerDes需要运作的序列资料速率有特定的关系。例如，10 位元平行介面的SerDes装置会使用125MHz参照时脉，使得SerDes以1.25Gbps的序列速率运作。此时，假设针对上升边缘进行时脉取样，则内部SerDes PLL最可能将10倍的倍加器提供给参照时脉，以达到1.25Gbps的位元速率。如前所述，参照时脉的品质是SerDes运作的关键因素。如果参照时脉有许多抖动，则序列资料串流很可能较高抖动的内容。如果参照时脉不稳定或出现漂移，则序列资料串流可能呈现类似的特性。由于参照时脉对于SerDes功能相当重要，因此装置资料表所列的参照时脉规则，通常对于抖动、PPM 偏移及升高/降低时间。参照时脉需求及支援的频率范围，会由于厂商的不同而有所差异，不过大致都依循业界标准。例如，德州仪器推出的SerDes解决方案TLK1501、TLK3131、TLK3134 及TLK6002支援极大的输入频率范围，因此支援各种资料范围，包括Gigabit乙太网路、光纤通道、10G乙太网路、通用公共无线射频介面(CPRI)及其他标准等应用。

由于多媒体应用普遍流行，因此使用SerDes装置做为独立式或整合式高阶功能相当常见。 SerDes装置具有许多优点，即使在应用中传输大量资料，系统设计人员仍然能够达成功耗、使用性、效能及成本等目标。

《图三 高阶SerDes配置图》

"