在现今的无线接收器设计上，通常会使用到高取样率的模拟数字转换器（ADC），来对中频（IF）的复杂调变信号进行取样动作。通常以CMOS切换式电容器做为基础的ADC会被选用来做为这类型的设计，因为它们具有低成本以及低功耗的诱人因素。这些形式的ADCs使用一个具有无缓冲式（un-buffered）的前端，直接与取样网络耦合在一起，以便对负责驱动ADC的放大器，提供时变输入追踪与保持阻抗（time varying input track and hold impedance）。

为了要使用具有最小噪声以及最小失真劣化特性的有用信号来有效地驱动ADC，就必须要设计一个被动式网络接口，用以协助宽带噪声的排除以及追踪与保持阻抗的转换，以便对驱动放大器产生一个较良性负载的阻抗。有一种共振方法（Resonant Approach）可以用来将追踪与保持阻抗转换为较高可预期性的负载，以便实现抗锯齿（anti-aliasing）滤波器的精密设计，此方法常出现在许多常用的IF频率场合中。

切换式电容 ADCs

切换式电容 ADC与有缓冲输入ADC（buffered input ADCs）的不同点，在于省掉了缓冲区，以便藉此提供低功耗的优点。此ADC的取样保持（sample-and-hold ）放大器电路（SHA）主要是由一个输入开关、一个输入取样电容器、一个取样开关、以及一个放大器所组成。

如(图一)所示，输入开关将驱动器与取样电容器直接链接起来。当输入开关为开启状态时（追踪模式 track mode），驱动器电路会驱动输入电容器。在这个模式结束时，会对输入电容器上的输入进行取样（撷取）；当输入开关为关闭状态时（保持模式 hold mode），驱动器会跟输入电容器隔离开来。ADC的追踪模式周期大约与保持模式周期的时间相同。

《图一 切换式电容ADC与驱动放大器相链接的简化输入模型》

在SHA追踪模式下的ADC输入阻抗，与在SHA保持模式下的ADC输入阻抗不同。这让保持ADC输入与驱动器电路之间，任何时间都能维持组抗匹配的工作变得很困难。由于ADC在追踪模式下只会注意到输入信号，所以输入阻抗匹配应该要能够在此模式下达到。

输入阻抗的频率相关性(frequency dependence)，主要是由取样电容器和位于信号路径上的任何寄生电容所决定。为了要有正确的阻抗匹配，对于输入阻抗的频率相关性有所了解是颇有帮助的。从(图二)所获得的量测结果，可以用来解释在高达1GHz输入频率下的输入阻抗行为。

《图二 AD9236在追踪与保持模式下的差动输入频率》

蓝色与红色的曲线分别为ADC的输入SHA网络中，追踪模式与保持模式下的虚部（imaginary）输入电容值（右边的纵轴）。注意到在保持模式下，虚部阻抗会从一个较大的电容值（当频率小于100MHz时其值会大于4 pF）改变至约略只有1 pF的值。输入SHA网络的实部（real portion）则为橘色与绿色曲线（参考左边的纵轴）。

相对于保持模式下输入开关为开启的状态，追踪模式如同预期的只产生出较低的阻抗，不同于缓冲型ADC的阻抗在整个额定带宽上会维持一定值，输入阻抗会随着输入带宽的第一个100MHz而产生不小的变化。因此，对于设计人员而言，想要在一特定的频率范围内得到与系统的特性阻抗适合的匹配，会是一个艰难的挑战。

共振匹配

为了要有效的将所需要的信号耦合到一特定ADC上所要求的耐奎斯特区域（Nyquist zone），就必须对该ADC在所欲使用的频率上，出现的追踪与保持阻抗有足够的理解。一些ADC的生产厂商目前已可提出散射参数（scattering parameter；S参数）或是阻抗参数，以供网络分析之用。其量测所得的输入阻抗数据可以用来设计阻抗转换网络，以便改善所需信号的耦合，同时排除掉不同频率上的无用信号。

如果能获得任何输入系统的差动输入阻抗，要设计一个具有低信号衰减能力的电抗匹配网络是可能达成的。假如所呈现的输入阻抗为复数，以ZIN＝R＋jX来表示的话，其中R是复数输入阻抗中的等效串联电阻部分，而X是虚部的串联电抗，那么想要算出一个转换网络，能够将复数阻抗转换到较符合需求的负载是可办到的。通常会比较希望用一等效并联RC网络来叙述代表输入阻抗。利用下列的方程序，可以藉由将阻抗转换成导纳（admittance），以找出等效的RC并联网络。

《公式一》

有许多平常即可取得的软件程序，像是Matlab、MathCad、甚至像是Excel之类电子表格软件的较新版本，可以对一复数量进行反转处理。使用下列的方法中，透过基本的复数代数来算出解决方案会是相当容易的。

《公式二》

复数导纳 YIN＝G＋jB是以Ω-1次方为计数单位，有时也称为姆欧（mho’s；奥姆的倒数）或西门（Siemens；S）。要算出等效RC并联网络，只要将G反转以找出并联电阻以及会产生与jB等同电纳的等效电容。由于电容的电纳恰等于jωC。因此等量并联RC网络的值可由以下两个公式得到：

《公式三》

《公式四》

由于导纳是并联加入，所以要算出一个能够将公式二中的jB虚部成份消去的共振电纳是很容易的。虚部电纳需要具有反极性的大小值B，而分流电感（shunt inductor）的导纳是：

《公式五》

相当于1/B的电感会共振去除虚部导纳，而只留下复数导纳中具有传导性的部分。举例来说，AD9236会在140MHz上呈现一个（59-j270）奥姆的轨阻抗。利用(公式一)与(公式二)，可以计算出复数导纳为 G+jB = (0.77+j3.5)mΩ-1。并联RC等效电阻为G-1=(0.77×10-3) = 1300Ω，并具有一个等效并联电容值(B/ω)=(3.5×10-3)/(2πf)=4pF。藉由加上一个并联电感LP = 1/ωB的作法，即可共振去除电容电纳，而只留下RC并联等效网络的高阻抗电阻部分。

《公式六》

《公式七》

关于IF取样以及耐奎斯特的考虑

只有当欲使用之信号或频率落在第一耐奎斯特区域时，才会考虑采用基频取样。然而，某些转换器可以在高于第一个耐奎斯特区域之上的较高区域中进行取样，也就是所谓的下取样（under-sampling），或者是更常见到的IF取样称呼。

(图三)中所示为如何以一个相对于80MHz取样频率（Fs）的140MHz中频，来定义ADC的耐奎斯特区域。基本上信号会落在第四个耐奎斯特区域中，可以发现IF频率的镜影或是锯齿会反射回到第一耐奎斯特区域中，这看起来就像是在第一耐奎斯特区域中所看到的一个20MHz的信号。同样也值得注意的是，多数的快速傅利叶转换（FFT）分析器─像是ADC Analyzer ，只会描绘出第一耐奎斯特区域或是0到0.5Fs中的一个快速傅利叶转换。因此，假如欲使用频率高于0.5Fs的话，那么镜影将会向下反射至第一耐奎斯特区域，也就是所谓的基频中。假如寄生杂频（spurious tones）位于所欲使用的波段内，这可能会让情况变得更混淆。

《图三 耐奎斯特区域的定义》

因此ADC究竟要如何克服大于0.5Fs取样率的限制，同时又仍旧可以适用于耐奎斯特准则呢？重述Walt Kester在ADI High-Speed Seminar Book中所提到的耐奎斯特准则：对于一个信号，必须以相等或是大于两倍自身带宽的速率来进行取样，以便维持所有信号的信息。这点也可以在(公式八)中看到。

《公式八》

此处的关键是要注意所欲使用频率的位置，只要信号不会重迭并停留在单一个耐奎斯特区域内，就可以符合耐奎斯特准则，而唯一有产生变化的是其位置从第一耐奎斯特区域移到了较高一层的区域。

IF（中频）取样近来开始变得非常受到欢迎，这是因为让设计工程师可以去省掉信号链中的一个混合调降（mix-down）阶段。这可以让性能获得较佳的提升，因为信号链中的整体组件数量会减少，因而降低了系统的噪声，而系统的整体信号噪声比（SNR）也可以随之维持在较佳的状态。在某些特定的情况下，这也能改善无寄生动态范围（SFDR）的性能，因为藉由此阶段的省去，经过混频器所出现的本地振荡器渗漏（LO leakage）将会降低。

在进行IF取样时，高频率抗锯齿滤波器（AAF）的设计是相当重要的。在多数情况下，AAF是以所欲使用的频率波段为中心来设计的。这可以是从极小MHz一直到整个所要的耐奎斯特区域的带宽，此完全视系统所需的最小分析带宽而定。在IF取样应用中，正确的滤波器设计是相当重要的，因为这样才不会使得来自于较低耐奎斯特区域的较低频噪声，落入欲使用频率所在的较高耐奎斯特区域中，不良的滤波器设计会导致过量的噪声出现在噪声层的基频镜影上。(图四)摘要了如此的结论，其中抗锯齿滤波器的停止带（stop-band）衰减特性描绘出了系统的整体动态范围。

《图四 系统的动态范围 vs. 抗锯齿滤波器的停止带衰减。》

在系统所需的动态范围内以及带通滤波器的阶数之间，显然的存在着一种直接的关连性。根据系统的分辨率，同样的关连性也会存在。分辨率越低，噪声层就越高，受锯齿影响的信号就越少，因而滤波器所须的阶数也就越低。然而，某些较高阶数的滤波器可能会在通带（passband）上出现较多的涟波，这可能也会因为导入相位与振幅的失真而对于系统的性能产生不利的影响。总而言之，在设计抗锯齿滤波器时，一定要非常小心。

抗锯齿滤波器的设计

抗锯齿滤波器能够协助减少来自于不需要的耐奎斯特区域中的信号内容，以避免带内（in-band）锯齿的产生以及动态效能的破坏。抗锯齿滤波器通常是利用LC网络来进行设计，并且需要对信号来源以及负载阻抗有良好的定义，以达到所需要的停止带与通带特性。有许多不同的既有标准滤波器合成方法，可以用来取得滤波器网络。通常会使用柴比雪夫（Chebyshev）或是巴特华斯（Butterworth）多项式来设计滤波器的转换函数。有些以软件为基础的滤波器程序可以用来简化这些问题，像是由NuHertz Technologies 发行的Filter Free 4.0或是Agilent Technologies ADS等。

另外还有一个方式是，可以使用滤波器设计手册来找出单元标准化原型滤波器的数值，再针对所须的截止频率（cut-off frequnecy）以及负载阻抗这来缩放调整些数值。(图五)(a)所示为一个第四阶单元标准化原型滤波器的例子，这个滤波器遵循柴比雪夫多项式，理想上可以对一5：1的负载对源头（load-to-source）阻抗比值，提供低于0.5 dB的涟波。

图五(b)中所示为一个具有144MHz的截止频率以及600奥姆负载阻抗的单端等效网络。具有高动态范围IF取样能力的高速ADC，大多采用差动输入接口，因此必须如同图五(c)所示般，将单端网络转换成差动网络。基本上在转换至最终的差动网络时，串联阻抗会减半。图五(d)中所描绘的是使用实际的L值与C值的最终完成设计。

为了要选出最佳的L值与C值，试着将印刷电路板寄生效应加以模型化是较为明智的方法。在最终的完成设计中，使用了略低的电感值以便调适电路板走线中的串联电感。注意到图五(c)中的负载现在已经以图五(d)中的ADC接口所取代，其中包括了一个分流电感以及共模偏压电阻。偏压电阻针对个别的差动输入供应其所需的DC偏移，并且与原轨阻抗（raw track impedance）以及共振分流电感协同运作，以便对滤波器产生一个良好定义的负载。

《图五 匹配切换式电容ADC以产生出欲定义的负载》

很重要的一点是必须重视网络中的Q值，负载对源头的阻抗比值越大，就越需要注意到组件Q以及布局的寄生效应。通常为了要将网络接口优化，以找出噪声与失真性能能的最佳组合，某些经验上的试误是必要的。使用能够精确撷取真实环境中L值与C值寄生效应的实际组件模型，来作为网络响应的仿真是极有帮助的。

量测得到的效能

在前一个例子中的电路设计里，提供了如(图六)中所示的绝佳动态性能。注意到在有以及没有适当设计的接口网络内，无寄生动态范围与总谐波失真（harmonic distortion）的差异。共振分流电感会对ADC的原始阻抗进行转换，以便为滤波器提供一可预测的负载阻抗。此外，分流电感会协助吸收任何的低频率闪烁噪声（flicker noise）以及DC偏移，以避免其破坏接近0赫兹（Hertz）的噪声层。

抗锯齿滤波器能够协助排除高频率的宽带噪声，以避免带内锯齿的产生，同时可以协助排除出现在驱动放大器输出上的较高频谐波。这对于以140MHz的中心频率运作的高IF取样接收器而言，提供了一个很适合的解决方案。在 2MHz的带宽上，其频率响应（frequency response）将会平坦分布在±0.2dB范围之间，且群延迟（group delay）可低于10毫微秒（nsec）。

《图六 AD8370以140MHz驱动AD9236之前与之后》

如(图七)中所示为较低频率的例子，这个解决方案是以具有双向下转换(double-down conversion)的IF取样设计为锁定对象，具有5MHz的可使用带宽、低于100毫微秒的群延迟以及少于±0.25dB的通带涟波。在这个设计例子中，AD8351差动放大器被用以驱动一个14位、65MSPS的CMOS模拟数字转换器AD9244，此处所采用的设计方法与前一个例子中所使用的相同。串级噪声（cascaded noise）层可以获得6dB以上的改善，SFDR则可以提高10dB以上。

《图七 AD8351以48MHz驱动AD9244之前与之后》

总结

要在驱动放大器以及ADC输入之间提供一个适当的网络接口，对于接收器设计工程师来说可是一项挑战。在此提供了一个的方法，可以适当的匹配放大器。藉由使用针对特定切换式电容ADC所给定的追踪模式（track-mode）S参数，可决定出一共振匹配网络，以置换ADC的SHA内支配性寄生电容条件。这个方法透过将输入阻抗尽可能的保持为看似真的（实部），提供一个快速而简单的解决方案。如此将会产生较佳的带宽、较紧密的通带平坦度、以及增进的SFDR性能。