要了解相位杂讯对取样时脉的影响，可重新检视取样操作的数学。输入讯号，x(t)与一串完美的脉冲相乘表示理想的取样操作。此流程产生一个取样数值的串流，y(nT)，如(公式一)所示。

《公式一》

在数学运算里，时域上的相乘与频域上的卷积为一体两面。然而，时域上理想的脉冲串可转换为频域上的脉冲串。频谱上的讯号进行卷积会造成相似的周期性数位讯号频谱。

实际上，取样波形既非完美的脉冲，在时间上也不稳定。比较实际的做法是在某个非常短的时间窗内，将最后的取样电压当作输入讯号进行加权平均。然而，由于关心时脉抖动的影响，因此将继续使用脉冲作为取样波形，但包含了抖动项。如果时脉抖动的效应有列入考虑，则脉冲函数的衰减项中会包含随机成分τj。一般而言，τj会以具有平均值为零与标准差为σj的高斯（Gaussian）随机过程来建立模型。取样的讯号现在变为(公式二)。

《公式二》

如(公式二)显示输入讯号是被抖动取样函数所展开。基本上，项会造成微小、残留的频谱偏移（调变）因而将讯号频带展宽。 (图一)显示了此效应。

《图一 带通取样》

这里采用两个步骤来描述(公式二)所显示的效应。抖动项会将原始的讯号频谱进行调变，如(图一)(a)所示（包含取样时脉）。图一(c)显示在亚奈取样之后的数位、抖动-调变的频谱。抖动对讯号频带有两个影响。首先，抖动所造成残留的展频（由于相近的同相位杂讯，如图五(b)）直接对频带内的SNR造成劣化。其次，亚奈取样造成频带外的杂讯，而混叠在讯号频带中，因此更增加杂讯背景值。

在图五(c)中，「跨过」π倍数（标为垂直的虚线）频率边界的频带外杂讯，会反折回讯号频带。如果此频带外杂讯够高，会严重提高杂讯背景值。这些复合效应强调相近的同相位杂讯与距离时脉频率很大偏移处的相位杂讯之重要性。此效应可以藉由增加取样频率来作某种程度的消除，但这也会造成影像在频率上展得更宽，而且要对需要处理的取样数量增加进行取舍。然而在某些应用上，这仍是一种可接受的取舍。此范例也强调讯号路径中的滤波限制在ADC输入端频道外杂讯之重要性。

下一部分会检视如何结合数个杂讯来源的效应表示为时脉抖动的公式，以了解不同来源的影响并且定义一个时脉抖动上限。此范例会结合热杂讯、量化杂讯与取样时脉相位杂讯。如果假设各杂讯来源彼此是独立且不相关的（合理的假设），则复合的SNR可以表示为(公式三)。

《公式三》

虽然常认知的SNR是在对数单位下所表示，但注意上式的每项都是以线性单位表示的数值。在公式一中使用变异数的表示法来强调处理随机过程，它甚至可以包含所需的讯号。

为了找出各杂讯源的SNR，从热杂讯开始。出现在特定的固定频宽Δf中的热杂讯功率为杂讯密度乘上Δf：Pth-noise＝N0×f＝σ2T，其中N0＝杂讯频谱密度，单位为W／Hz。

要在ADC输入端设定数值N0需要设计师进行一个端点到端点的讯号路径分析以找出系统杂讯指数。参考公式三，各个次系统（接收器、讯号分配放大器、分歧器、与电缆线）具有相对应的增益与杂讯指数，整合以上获得如(公式四)所示的最后的系统杂讯指数[ 1]。

《公式四》

其中下标表示路径中相连接的次系统（或元件），而参数Fn与Gn为分析中所包含各个次系统或元件的线性数值杂讯指数与增益。

如果在讯号路径上有数个元件，设计看起来就可能相当复杂。但有一个拯救的方法是，路径中第一个元件会主导最后的系统杂讯指数。注意相连接的次系统或元件都列入计算中，其对杂讯指数的贡献与其和上传串流次系统增益乘积成反比，也就是说，各下传串流次系统或元件对整体杂讯指数具有快速削减的效应。有经验的系统设计师了解此点，因此路径中第一个元件通常是低杂讯放大器，基本上它会将系统杂讯指数设定在很低的数值。因此，如果有非常大量来自ADC的讯号路径上传串流，可藉由只观察路径中前面几个次系统或元件，就可获得系统杂讯指数良好的合理估计。一旦可估算NFsys数值，就可使用(公式五)来找出ADC输入端的杂讯功率频谱密度，其单位为dBm/ Hz。

《公式五》

此功率频谱密度相当重要的因素有二。首先，具有很大输入频宽的ADC可能导致动态范围损失，因为杂讯功率（σ2T）正比于频宽。其次，虽然基频的处理通常包含滤波器的步骤，以消除未落在所需频带内的杂讯，但残留的频带内杂讯对整体SNR计算也会有贡献。在对数单位中，杂讯功率为频谱密度对数加上所考量的频宽，取其10log的值。

《公式六》

要找出在所需频带中的杂讯功率（单位为dBm），取代讯号频宽为ΔfBW。

《公式七》

如果单位为dBm，讯号功率已知，可扣除杂讯功率以获得单位为Db的SNR值，并将之转换为线性数值。或者可以将杂讯功率转换为等效的RMS电压，并将SNR以RMS电压来表示。

《公式八》

本范例中第二个杂讯源为量化杂讯。 ADC解析度限制会引入量化杂讯，如(图二)所示。图中显示一般平移二元量化器的转换函数，水平轴表示量化器的输入电压范围，分为1LSB的固定间隔，各输入电压取样值对应到这些区间中的一个。

《图二 量化器模型》

基本上，量化器将取样的电压数值以无条件舍去法截取出量化区间中最接近的整数值。在图二中，任何Vin＝V(nTs)落在区间[7Δ/2、9Δ/2]的数值会对应到数位数值0100。如果将此数位数值转换回电压时，可能会指定一个7Δ/2＝(7/2)×(Vref/2N)的数值。实际上，真实的电压数值将更大，因此量化器会引入误差电压Ve。此误差项（量化杂讯）可视为真实讯号数值的外加杂讯。因为任何组合的输入电压数值落在特定量化区间之分布密度是均匀的，因此误差项的分布密度项（或称为量化杂讯）也是均匀的。量化杂讯功率为此误差项的变异数，即：

《公式九》

要找出关于此ADC输入端量化杂讯功率，将之除以输入电阻R。最后，将之除以Fs/2，可算出量化杂讯功率频谱密度：

《公式十》

在将此项转换为对数单位dBm之后，如同热杂讯一样，可计算出频带内的量化杂讯功率，并使用功率值或RMS电压值来计算出SNR。注意此量化杂讯功率频谱密度与ADC解析度（N）和取样频率（FS）有反比的关系。因此，如果以RMS电压项来表示SNR，可研究不同的解析度与取样频率对SNR的影响。

《公式十一》

如果取样时脉没有抖动，则讯号频带中（频带内）的杂讯功率频谱密度会是热杂讯与量化杂讯的和（在此范例中）。在此情况下，最底线的SNR为：

《公式十二》

在(公式十二)中，设计师可以使用这些SNR项来合成不同的参数效应，例如取样频率与ADC解析度。可以研究这些参数的影响，以定义出符合目标SNR（或ENOB）的边界值。在完成这样的工作并尝试选择N与FS的数值之后，可以引入由于取样时脉抖动所造成的SNR劣化。在本文的第一部分中显示由于取样时脉抖动造成的SNR为：

《公式十三》

很重要的是要，记住在此公式中σj实际上是时脉RMS抖动加上ADC的RMS孔径抖动方和根（root-sum-square）值。针对由于抖动造成SNR使用(公式十三)，并将之与公式三与公式十二结合，可以建立形成底限SNR的抖动与SNR劣化裕度的参数。

《公式十四》

在(公式十四)中，x为总SNR中由于抖动造成特定可接受的劣化值（单位为dB），fsig为所使用讯号的最高频率，以及上述其他参数。可以根据不等式来设定抖动上限。或者，只要针对特定​​应用定义一个目标（最小可接受的）SNR，并且使用修正的公式十四。

《公式十五》

以WCDMA系统为例，其讯号中心频率为245MHz、频宽为5MHz、操作在61.44MSPS的取样频率。自动增益控制电路放在ADC前面，设定用来对讯号功率作平均，在ADC输入端产生-10dB的全刻度（dBFS）讯号。 ADC输入范围为1Vp-p，且ADC输入端在5MHz频宽中的热杂讯功率设定为-90dBm。如(图三)显示三种不同的ADC解析度：8、10、与12位元的图形。在三种情况中，以量化杂讯设定杂讯背景值。各个情况中，曲线显示当抖动增加时，SNR会劣化。对于12位元ADC而言，即使当SNR从72dB劣化到59dB，最大的抖动限制仍可维持在低于1皮秒。

《图三 抖动与SNR关系图》 - BigPic:849x548

结论

本文讨论在使用带通取样来实现高效能多频道、数位接收器架构时，系统设计上所面临的挑战。对于ADC而言，要有非常高的输入频宽与高取样频率。本文中强调系统观点的设计，亦即设计选择，例如ADC速度与解析度，以及取样时脉需求，可由来自ADC界面上传串流来定义系统特性。在系统的前端选择适当的低杂讯放大器（LNA），对整体杂讯指数具有重大的影响，也会影响设定ADC输入端的杂讯密度。

此外，低杂讯取样时脉的产生与分配也会主导系统的效能。由于抖动造成的取样杂讯影响整体SNR，因此必须一起评估所有其他杂讯源造成的影响，例如热杂讯与量化杂讯，以达成所需频带内SNR的取样时脉效能。

---作者任职于NS美国国家半导体接面部门---

＜参考资料:

[1] T. T. Ha，数位 卫星 通讯，2nd Edition，McGraw-Hill，New York，1990.

"[2] M. Waltari, K. A. I. Halonen,低电压与高速度A/D转换器电路技术,Kluwer Academic Publishers,Boston,2002.