高速类比至数位转换器（ADC）是许多通讯和仪器应用的重要部分，相关应用囊括蜂巢式基地台、无线数据基础设施设备、频谱分析仪、软体无线电、医疗诊断设备和RFID读取器等。这些系统可能相当复杂，其具备低杂讯类比讯号处理和高速数位电路的组合，且经常位于同一板面上。而在类比与数位相遇之处，亦即ADC –则是其关键点，其对任一领域之相关问题都是很敏感的。本文将着重于相关测试和应用高速ADC之议题，同时也将提供相关技巧，让您了解如何系统化地进行应用测试。

先取得参考板

每项应用均具备自身对于动态范围、频宽、输入频率和取样率等需求，而其它同等重要的参数，则包含了电源需求及数位介面类型（LVDS、单端CMOS和CMO​​S讯号输出电压位准）。这些要求缩小了对ADC的选择范围，而下一个步骤，便是在平台上评估ADC。

ADC制造商应提供一个良好的参考板。例如，所有凌力尔特的ADC均拥有经广泛测试，以符合、甚至超越产品规格的参考板，参考板至为重要的原因有二：首先，对于许多已经完成决定的重大布局，只需使用参考板作为布局模型即​​可达到产品型录水准（或更佳）。其次，当测试ADC时，任何建议效能远低于、远高于产品型录规格的测试结果，通常意味着此测试本身是有问题的，某些测试问题是难解的，而避免或解决这些问题的方法，则如下所述。

基本测试设定

当取得参考板时，请再次确认其已通电，并符合您的产品型录规格。测试条件包括取样率(通常是零件的最高额定)和输入频率。其需要二个讯号产生器以进行基本测试，包括讯号杂讯比（SNR）、总谐波失真（THD）以及结合上述之 SINAD，其为典型计算ADC可达成「有效位元数」之值。根据可利用的讯号产生器，此类比输入将需要窄频滤波器，如TTE Model Q70T-25M-15P-50-720B （针对25MHz输入测试频率）。大多数RF讯号产生器均拥有正弦输出，但THD可能居1％ （- 40dB）之位。为有效地评估ADC，讯号来源必须拥有比ADC自身更低的THD。若以资料表作为指南，如果ADC THD规格是-80dB，而产生器的规格是-40dB，则产生器后必须接着可减弱产生器第二谐波至少40dB的滤波器，因为其它谐波符合产生器之THD规格，如此将可提供一个保守估计。

失真在时脉输入上较不重要，实际上，许多ADC接受方波输入。然而，窄频滤波器降低了宽频相位杂讯，其反而允许被测量的SNR趋近ADC可胜任的真实SNR。抖动是相位杂讯的积分，而抖动和最大值SNR间的基本关系为

《公式一》

在此，f 是类比输入频率，而tj 是描述于秒RMS（均方根）的取样时脉抖动。限制SNR的许多其他变因来自于ADC，包括量化杂讯、电子杂讯和ADC自身的内部抖动，您所控制的唯一变因为时脉抖动。

通常，时脉讯号来源和讯号产生器具有未特定或不指定的相位杂讯，而时脉讯号通过的任何元件，则具有增加抖动的潜力。此外，对于终端应用而言，特定的抖动或相位杂讯方式可能并不实用。参考板是验证时脉来源规格的最佳方式，而其对您的应用而言是足够的；它甚至比抖动分析设备更好，因为其对于时脉来源如何影响ADC效能提供了一个明确的展示。

用于测试讯号的最差频率

当选择取样率和输入频率时，产品型录测试条件通常是一个好起点，如果没有适当的滤波器或产生器，这是不可能达成的，同样的，ADC也应在与这些终端应用尽可能相近的条件下被测试。然而，有一个情况是不适宜进行任何ADC测试的，这是当类比输入之测试频率（F1）为取样率（Fs）的? 、或任何其他频率之偏差为取样率? 时(Fs * (2N +1)/4， N=0，1，2，3…)， 这会将基频置于FFT频谱图的中心– 乍听之下像是个好主意－但请注意，所有谐波将落入三个定点之一－ DC，其位于基频顶端，实际上的Fs/2! 因此，要从奇次谐波分出基频是不可能的，而使任何THD计算变得不具意义。此外，如果输入过度驱动，大奇次谐波将使其只加至基频，如此使得SNR和THD测量显得越来越佳，因为输入过度驱动情况越来越多。图一为16位元LTC2208 ADC数据之8192点FFT，其取样率为100Msps，而输入频率正是25MHz。在此可见无失真零组件，且95.9dB SNR远优于此零件的典型77.6dB SNR，这似乎好得不够真实。如果有任何环节是错误的，唯一的暗示是基频的高度大于0dB，而由原始资料的检查显示，最小值和最大值的编码是ADC所能产生的最小值和最大值。图二显示当输入频率被移至稍高于25.2MHz时的真实结果。

《图一 用于评估 ADC的最差频率 F1=25MHz THD=N/A fs=100MHz SFDR=N/A SNR=95.92dB* Flor=-138.06dBFS》

《图二 输入频率小幅高于 Fs/2 F1= 25.2MHz THD=-16.08dB fs=100MHz SFDR=16.08dB SNR=41.40dB Flor=-85.16dBFS》

实例说明

图三显示LTC2208输出数据的8192点FFT。二个HP8642A RF产生器直接提供时脉输入及类比输入讯号而无滤波。很明显的，这并不符合产品型录规格，然而，这还不到寻求ADC制造商协助的时候。图四显示于输入加入之TTE Q70T-25M-15P-50-720B滤波器，使失真降至一看似合理的位准。此于基频可见的「skirt」为滤波器的通带，并明显地显示讯号产生器的另一产物，亦即宽频杂讯。如果其只是总频谱的一小部分，并且，如果杂讯基准的其余部分相对平坦，此杂讯可从SNR计算安全地被排除。凌力尔特的评估软体可在此区域遮盖杂讯（如红色所示），被遮盖的区域由杂讯基准剩下的平均取代，以进行SNR及SIND计算。

《图三 无滤波之频率，无滤波之输入 F1= 24.999389648MHz THD=-40.19dB fs=135MHz SFDR=40.41dB SNR=59.03dB Flor=-108.18dBFS》

《图四 加至模拟输入之滤波器 F1=24.999389648MHz THD=-96.82dB fs=135MHz SFDR=98.05dB SNR=72.04dB Flor=-121.24dBFS》

图五包括一加至时脉输入的TTE KC7T-135M-5P-50-720B带通滤波器，其大幅改善了SNR。此输入滤波器通带更为显著，并且有更大的区域从SNR计算中被掩盖。此测试接近产品型录数字，但于工作执行时具有另一个影响。此ADC的直接取样前端于每次取样时会产生一个小突波电流，这在来源仅为纯粹电阻且其值低于100欧姆时并不构成问题，然而，窄频滤波器具有非常高的Q值，并会在通带外侧反应，因此，其以「共鸣」响应取样突波而产生失真。图六表示一100MHz吸收式低通滤波器，其于高频率时展现对ADC的50欧姆阻抗，如此可防止在滤波器中的共鸣，并降低6dB的THD，同时允许测试设定能达到全效能。此吸收式过滤器架构如图七所示。

《图五 加至频率之滤波器 F1=24.999389648MHz THD=-97.52dB fs=135MHz SFDR=98.45dB SNR=77.37dB Flor=-125.63dBFS》

《图六 加至输入的吸收式低通滤波器 F1= 24.999389648MHz THD=-103.54dB fs=135MHz SFDR=105.88dB SNR=77.41dB Flor=-125.58dBFS》

《图七 吸收式低通滤波器架构》

这只是概略说明可能测试的轮廓，其可被用来针对特定应用为ADC进行特征描绘。另一项实用的量测，是一个two-tone互调测试，其可量测ADC同步处理多重讯号的能力。此测试的延伸，是相邻频率功率比（Adjacent Channel Power Ratio）或相邻频率泄漏比（Adjacent Channel Leakage Ratio），其中，测试讯号为假乱数讯号的一个频段。

在新设计中整合ADC

透过ADC参考板的确认效能，下一个步骤是将其整合于新设计中。尽管对于高速ADC而言，终端应用具有高度差异性，但仍有些设计原则是普遍通用的。首先，尽可能接近地复制参考板布局，并特别留意旁路电容、参考补偿电容、接地面的摆置、以及转换时脉、输入讯号和数据线的分隔。转换时脉必须被视为一个类比讯号，即使其可能出现方波。此外，转换时脉通过的所有逻辑元件必须被视为类比零组件。 如果以FPGA或DSP来作为时脉分割器，分割的讯号需以一个由低抖动来源所记录的正反器(flip-flop)重新计时，此重新计时正反器为一类比零组件，并且须由一干净、类比之电源来驱动。

最后，请加入某些特性以使测试及侦错变得更容易。例如，将类比讯号路径分割为几小部分以注入测试讯号。同样的，也请纳入在无数位讯号处理情况下从ADC直接撷取一组资料的能力。通信基础设施板可能永远不会发现任何如单一正弦波般简单的讯号，但以产品型录所指定的相同方法测试ADC，对于找出可能发生的问题将是很有助益的。

--作者Mark Thoren为凌力尔特应用设计经理、Clarence Mayott及Derek Redmayne为应用工程师