本文介绍相位阵列混合波束成形架构中接收器动态范围指标的测量与分析的比较。测量使用32通道开发平台进行验证分析。下篇着重於分析开发平台接收器性能，并与测量结果进行比较。最後，就观察结果讨论，藉以提供一个可用於预测更大系统性能的测量与建模基准。

本文继上篇回顾子阵列波束成形接收器的分析，重点是处理类比子阵列中讯号合并点处的讯号增益与杂讯增益之间的差异；本期下篇将从分析开发平台接收器性能，以及与测量结果进行比较。

实测资料

测试设备

用於提供接收器输入、LO、ADC采样时脉和整个系统叁考时脉的具体实验室设备，如表二所示。系统内的数位化仪IC用於撷取以下结果中显示的样本。（测试设定如上篇的图二和图三所示）

校准

对於所有测量，在资料分析之前都会进行校准。该系统由32个天线元件、8个BFIC和一个包含4个ADC的数位化仪IC组成。每个数位化仪IC的ADC讯号链都包括数位下变频器形式的强化型数位讯号处理（DSP）模组，其中的数位控制振荡器（NCO）能够在子阵列级别将相移应用於每个数位化通道。因此，8个天线元件形成本文所定义的单个子阵列，共用一个公共ADC和DSP讯号链。系统提供的相位和幅度调整在类比域通过BFIC实现，在数位域通过NCO和可编程有限脉冲响应（PFIR）模组实现。

最初选择通道1作为所有其他通道对齐的基线。在类比域内，BFIC可变增益放大器（VGA）用於对齐整个阵列的幅度，而BFIC移相器（PS）用於对齐子阵列内的相位。在数位域内，使用NCO相位偏移对齐每个子阵列的相位。

校准开始於一次使能每个子阵列的一个类比频道（例如通道1、通道3、通道17和通道19，如图六右侧所示），因此总共四个讯号同时被数位化仪IC上的四个ADC数位化。如此可以计算与每个子阵列之间的相位误差直接相关的每个子阵列通道的相对相位偏移误差。计算出所有三个通道相对於基准通道1的相位偏移误差後，应用所计算的NCO相位偏移，并基於每个通道补偿此相位误差，以使所有子阵列在相位上对齐。

图六 : 校准利用类比相位控制和数位相位控制旋钮

然後禁用子阵列2、3、4中的三个原始通道，并致能子阵列2、3、4中的另外三个通道。相对於子阵列1上的基线通道1同时撷取所有四个通道，可以计算这三个新通道的相位误差。一旦计算出这些相位误差，就可以使用BFIC移相器补偿此相位误差。透过重复该过程直到所有通道在类比和数位域中都相位对齐，而为对齐子阵列1中的每个通道，子阵列2中相位对齐的通道3用於比较点，因为它在校准序列的第一步之前已经相位对齐。结果是类比相位调整补偿子阵列内的相位误差，而NCO相位偏移补偿跨子阵列的相位误差。

FFT

所有性能测量均基於连续波（CW）资料撷取的FFT进行评估。讯号产生器设定为相关频率，并且在FFT中不应用加权。图七显示单音测量的代表性FFT。

图七 : 单音FFT，RF输入为~10 GHz、－50 dBm，LO = 14.5 GHz、5 dBm，ADC速率为4 GSPS，粗NCO = 550 MHz，DDC：16倍、250 MSPS I/Q资料速率，FFT样本数为4096

从左到右的曲线分别对应如下情况：致能单一元件，子阵列中的所有八个元件，以及四个子阵列数位合并。从这些FFT可以观察混合波束成形对接收器动态范围的影响。

· 当子阵列中启用N个元件时，讯号功率增加20logN。杂讯功率也会增加，整体SNR会提高。

· 当子阵列以数位方式合并时，资料有所成长。基於额外位执行FFT会导致相对於满量程的讯号位准保持不变，但相对於满量程的杂讯降低。

· 许多元件上的杂散内容的幅度在子阵列级别上会增加，但子阵列之间不相关，杂散内容在全阵列级别上降低到杂讯中。

图八显示双音测量的代表性FFT。从左到右的曲线分别对应如下情况：致能单一元件，子阵列中的所有八个元件，以及四个子阵列数位合并。FFT跨度减小以实现互调产物的视觉化。

图八 : 双音FFT，RF输入：~10 GHz、－50 dBm，LO = 14.5 GHz、5 dBm，ADC速率为4 GSPS，粗NCO = 550 MHz，DDC：16倍、250 MSPS I/Q资料速率，FFT样本数为4096，曲线放大至±10 MHz。

互调产物随致能的元件数量增加而增加。这是因为合并器之後的电路的功率更高，因此互调产物也更高。然而，当类比子阵列以数位方式合并时，双音讯号和互调产物的幅度均接近平均值。

在此测试配置的情况下，观察到主载波边缘外的相位杂讯相关。在该配置中，所有通道都有一个公共LO、一个公共RF输入和一个公共电源。实际上，对於大型阵列，应该避免这种情况。

L性能测量

图九 : 接收器性能测量

图九全面总结了接收器性能测量。图九a是不同频率的FFT相对於满量程的幅度。使用此资料和输入功率，可以计算接收器满量程位准，如图九b所示。图九c是在FFT处理中计算的杂讯谱密度（NSD），单位为dBFS/Hz。载波周围的几个FFT频段被移除，因此杂讯代表白色杂讯，不受测试配置的相位杂讯影响。

基於图九a和图九c可以计算讯号杂讯（SNR），如图九d所示。观察到两种效应：一、在子阵列级别，SNR增幅略高於10logN。这是因为合并後的杂讯功率更高，合并器之後元件的杂讯系数影响较小。二、当子阵列以数位方式合并时，SNR增幅为10logN。

图九e显示了单一元件、子阵列和全数位化阵列的无杂散动态范围（SFDR）。随着更多元件加入阵列，我们看到性能持续改进，显示测试配置中的所有杂散都是不相关的。图九f显示了输入三阶互调截点（IIP3）。此结果直觉来自双音FFT。由於互调产物增多，子阵列IIP3较低。阵列级IIP3接近子阵列级的平均值。

请注意，对於所有测量，资料都非常接近串联分析中的建模值。除了图九d和图九e之外的图形都包含建模值。图九d和九e是间接确定的，未在试算表中明确定义，故不包含建模值。

观察结果总结

从所有讯号在相位和幅度上对齐的假设开始，测量结果与预测非常吻合。级联分析要求在类比合并器处分离讯号增益和杂讯增益。基於杂讯输入和元件折合到输入端的杂讯追踪杂讯功率是一种有效的方法。

在子阵列级别，当开启通道时：

· SNR改善幅度略大於10logN。

o 讯号增加20logN。

o 杂讯增加略小於10logN。

刋 类比合并器之後的杂讯功率较大。

刋 类比合并器之後元件的NF影响较小。

· 类比合并器之後元件的讯号较大，因此当讯号合并时，IIP3

会降低。

· 杂散一般在类比子阵列内部相关。这是因为讯号源在类比

合并器之後，无论微波通道使能与否，都会测量到相同的

杂散。

当子阵列以数位方式合并时：

· 讯号杂讯提高10logN

o 讯号功率保持不变

o 杂讯功率（单位为dBFS/Hz）降低

· IIP3接近平均值

· 观察到的杂散在不同数位通道之间是不相关的。

相关的相位杂讯项值得注意。在此测试配置中观察到相关的相位杂讯。可以从图八中的近载波杂讯看出，其中频率轴被放大到够大以显示该效应。使用来自测试设备的公共微波输入和LO输入。表示微波讯号和LO相位杂讯相关。共用电源也可能导致相关贡献，电压在此测试配置中共用。在该测试配置中，我们在接收器测试期间没有除错相关相位杂讯的主要来源。但是，我们已注意到此将是该硬体的未来研究领域之一。

（本文作者为ADI技术主管Peter Delos、应用工程师Sam Ringwood及首席电气设计工程师Michael Jones）