自有半导体组件以来，芯片制造商就将铝当成主要的导线材料，这是因为铝在电路图案的沉积和蚀刻十分容易；但以铝作为导线的传统制程芯片，其缺点在于当导线变得很细时，便无法可靠的承载电流，若再继续微小化不但无法提高IC性能，反而会降低效能，这使得铝在未来的IC制程应用方面受到相当程度的限制。

随着集成电路制程技术迅速成长，组件尺寸不断缩小至深次微米（Deep Sub-Micron meter），并更进一步迈向奈米（nanometer）等级的领域，致使IC单位面积之组件密度急遽增加。在IC制程中，需靠金属导线为各个晶体管间相互连接传递讯号，当IC之积集度（integrity）增加，芯片表面无法提供足够的面积制作所需之金属导线，而必须使用多层的连接线路设计，这些复杂金属导线就是芯片的导线结构（interconnect）。在要求产品微小化的同时，组件中的导线线宽也必须应需求而缩小，但是线宽缩小将导致较高的电阻，较窄的导线间距则造成较大的电容，而影响了讯号的传输速度，(图一)是数值仿真的结果，在0.25微米世代以下，导线的讯号延迟将超过组件的讯号延迟，因此为了降低讯号延迟的效应，使用低电阻系数的铜导线就成了半导体业者积极研发的解决方案。

如何改善因导线细微化而生之讯号延迟

目前半导体业界改善芯片导线因细微化造成讯号延迟（Propagation Delay）主要有两种解决方法，第一种方法是使用导电性较佳的金属取代铝系统的导线，如(表一)所示「不同金属导线材料特性表」，利用降低导线电阻，来改善讯号延迟现象，虽然Ag的电阻系数最低（1.5μΩ-cm），但是目前仍无运用在半导体制程的经验。铜除了有较低于铝40％之电阻系数（1.7μΩ-cm），还有高20倍的抗电子迁移（electro-migration）与抗热致迁移（stress-induced migration），理论上，铜导线的传输速度比铝导线快四倍，因此铜被认定为目前最好的解决方案。以铜取代铝，IBM与Motorola是采用此方法的主要代表，而英特尔（Intel）开发中的90奈米制程技术整合七层的高速铜导线，将能提升Pentium 4处理器的效能。第二种方法是采用低介电常数的材料（Low-K Dielectrical）取代原有的介电材料SiO2，低介电材料之基本要求特性为：低介电常数、高绝缘阻抗、高机械强度、高的热稳定性、低吸湿性及平坦性佳。

一般来说，低介电材料可分三大类型，有氟化硅玻璃（SiOF-Base），高分子材料（Polymer-Base）以及多孔隙材料。但是对于新世代铜导线/低介电常数（Cu/low-K）芯片在整合上，许多技术方面仍处于研究阶段，再加上材料的掌握上并不成熟，材料的选择仍是众说纷纭，其中包括IBM所使用的SiLK、应用材料（Applied Material）一直推广的黑钻石（Black diamond）以及设备大厂诺发（Novellus）所支持的Coral系列。低介电值系数何时能低于2.7，期盼已久，但是对于这些现行应用于铜芯片的low-K材料而言，其杨氏系数都偏小，在技术上仍有瓶颈待突破，因此芯片在经过后段的封装制程中所受之温度、压力等影响后，其可靠度仍有待验证。

《图一 不同金属导线材料与介电材料在各制程世代的讯号延迟仿真结果》 Source：SIA Roadmap-1997

打线接合制程说明

一般焊线是利用超音波提供能量使金球与焊垫产生一快速且短促的相对运动，藉由金线与接触界面产生的摩擦功以去除焊垫表面之氧化物，并利用摩擦产生的机械振动能量及芯片的预先加热来促进界面间的金属原子产生键结，以达成金线与焊垫接合的目的。

焊线之目的是将IC上的接点以金线连接到封装载具上，而将IC之电路讯号传递到外界，焊线时，以IC上之接点称为第一焊点，封装载具的接点则为第二焊点，首先将金线尾利用高电压电流放电，其放电产生的高温及火花则使线尾迅速熔化形成金球，而后将金球压焊在第一焊点上（first bond），接着依设计好之路径移动金线，再将金线压焊在第二焊点（second bond），同时拉断第二焊点与钢嘴间之金线完成焊线动作，如(图二)所示。

《图二 打线接合制程步骤流程说明》

铜制程对打线封装方式的影响

铜制程对打线封装的影响，包括：第一，金线与铜垫会有介金属化合物（IMC）的生长，于是使用尺寸小的金线所产生之金/铜间的接合力仍有可靠度不良的问题存在。第二，由于铜表面的氧化，将使得打线接合相当困难，因铜金属与铝金属之氧化机制截然不同，铝金属易于表面形成自我钝化保护层（self-passivation layer），而铜金属在大气下易生成氧化膜，且无自我钝化保护功能，不仅对构装之打线制程（wire bonding）形成技术瓶颈，且对铜膜之机械与物理性质产生不良影响。目前业界解决铜氧化的方案为：当铜线芯片产出后，在最后一层铜金属垫上先溅镀铝金属以形成保护层（capped layer） ，利用此方法可解决铜氧化的问题，故铝制程为半导体的标准程序，但仍无法解决在打线时所遇到的其他瓶颈。

第三，低杨氏系数（Young Module）有机介电层将造成打线时超音波能量的消散，高分子介电材料具有较低介电常数，但因机械强度不佳，当焊垫下层之介电材料进行热超音波焊线时，将有振动下沈（dynamicall sinking）的现象，因此无有效地形成一个良好连接。第四，由于铜在高温时容易氧化，因此黏晶制程时所使用的银胶需选择烘烤温度较低、时间较短的材料，在进行烘烤制程时，必须将烤箱充满惰性氧体，防止铜与氧的接触，来避免铜的氧化。另外在打线过程中，机台会对芯片进行预先加热来促进界面间的金属原子产生键结，通常此温度大于100℃，在这样的高温下也必需在打线过程中加入惰性气体，利用惰性气体喷发在铜垫表面，作为防止芯片氧化的保护。

覆晶接合技术

覆晶封装（Flip-chip）技术中的导通方式大致可分为金属凸块导通、导电胶及导电膜等，其中以金属凸块导通中的焊锡凸块（Solder bump）为主流。一个可靠度高的焊锡凸块，其结构可分两个部份，一为焊锡球本身，另一部份为焊锡凸块底层金属（Under Bump Metallurgy；UBM），如(图三)所示；UBM层具有应力低、黏着性佳、抗腐蚀性强与沾锡性佳等特性，通常是由三层金属所组成：（1）黏着层：主要系提供与导电层形成较强的黏着性；（2）扩散障碍层：主要功能是用来阻挡导电层与焊锡合金之间的扩散，因为焊锡会与导电层金属元素形成脆性的金属化合物，降低机械强度，造成可靠度不良的问题；（3）润湿层或抗氧化层：其目的是在防止扩散障碍层金属被氧化，并提供焊锡之良好润湿性的接合表面。

覆晶接合技术的观念在于先将IC芯片的焊垫上长成焊锡凸块，将焊垫面朝构装基板置放并完成焊垫对位后，以热回焊（Reflow）处理配合焊锡融时的表面张力效应，使焊锡成球并完成IC芯片与构装基板之接合，如(图四)所示。

覆晶封装之优点与限制

覆晶封装最主要的优点在提供芯片至外部线路间最短的路径。藉由良好的封装导线设计，其封装方式通常能达到良好的电性表现，例如：较少的感应噪声（inductive noise）、讯号串讯（signal crosstalk）、讯号传播延迟（propagation delay）及波形失真（waveform distortion）等。此外，覆晶所需的接合面积小，能符合目前电子产品走向轻薄短小化的趋势。不过，覆晶技术虽然有诸多优点，但在成本及技术上的因素也面临极大限制。举例而言，在芯片制造步骤就得多出一项费用－在芯片上长出焊锡凸块。

因为有机基板与硅芯片的热膨胀系数（CTE）差距过大，当构装体本身或外界环境温度改变时，CTE不匹配所引之热应力将可能导致凸块接点的损坏，因此在芯片及基板间通常也必须灌入底部填胶（underfill），藉以分担焊锡凸块所承受的应力，底部填胶须以毛细力或大的压差将其吸入其中，故为制程上的一项瓶颈。再者，凸块材料本身含有锡铅合金，也不符合目前环保趋势对无铅化产品的要求。

除高阶微处理器及一些系统单芯片外，目前大多数IC的pad设计，均分布在芯片的周边。基于I/O数日趋增多的原因，Pad pitch值基本上也从150 μm 减少至70 μm 。以打线封装所需要的打线机而言仍可达到上述数值的要求，但对需要在此一间距内直接接合锡球的高密度板而言则相当昂贵，因而不适合标准型商。为了能采取覆晶封装并在符合高密度基板的制造能力条件下又有合理的组装良率，通常会对组件进行IC焊垫重新布局（I/O Redistribution），使其IC焊垫间距值控制在200um至250um之间，多数线路布局是在薄膜介电层（thin film dielectrics），聚乙酰胺（polyimide）或BCB（Benzocyclobutene；苯环丁烯）材料上，利用溅镀（sputtering）及半加成法（semi-additive）制程生成线路。不过由于必须在晶圆级的环境下利用真空置放及显影等制程进行，要能有效降低生产成本实属不易。

《图三 UBM各层结构的图解说明》

《图四 覆晶封装的剖面图解说明》

铜制程对覆晶封装方式的影响

铜制程对覆晶封装方式产生的影响如下：

无凸块覆晶封装

当线宽／线距小于50um，IC焊垫间距小于150 um的情形下，即使是利用较小的覆晶凸块、或小心避免基板弯曲及转位补偿等方式时，进行基板与覆晶接合时，仍会产生相当的不良率。由于基板与芯片尺寸特性差异相当大，因此有必要开发出一种平面稳定性高且又低成本的介质来缩小差异。

铜因具备均相性（homogeneous）特质的缘故，在厚铜片上电镀线路将可提供极佳的平面稳定性。在150um厚铜上，线路的线宽／线距为50um，在线路上电镀15um的铜时，几乎不会产生任何的变形，因此利用传统非导电胶黏着裸晶与此一坚固且又同构型介质时，将可以精确的接合。不过由于不使用凸块接合，无法产生自动对位效果（self alignment），芯片就会被随意摆放在任一位置，所以必须使用先进的对位系统来摆放芯片，以确保芯片能正确置放。

利用无凸块覆晶封装（Bumpless Flip-chip）技术在铜材上电镀出镍铜线路，将已上胶的芯片对位后黏着于镍铜线路上，接下来将底部的铜材移除，镍铜线路将单独成型。为使铜材移除，此时必须缜密地选择适合的蚀刻溶液（如氨系统）以区别铜材与线路表面的涂布（overcoat），故在进行蚀刻制程后，底部铜材被去除，而涂布于表面的细微线路──镍则仍完好无缺。蚀刻结束后我们因此可以发现，重新布局的线路已经与重新出现的芯片相结合，而线路也成形到die pad区域，供下一阶段的接合程序。在此阶段虽然线路已经移转到芯片表面，但因为die pad与线路间还隔着一薄层的黏着胶（adhesive），两者间尚未导通。在fan-out 设计的情形下，我们可以藉由封模胶材（molding compound）对不在芯片下方的线路提供机械支持（mechanical support），在进行蚀刻制程时，封模胶材可用来保护芯片的上方，而黏着胶则可以保护芯片下方。

无凸块式覆晶技术之优势与特性

将IC焊垫上的黏着胶藉由雷射开孔，并利用电镀或无电解电镀的方式将镍铜线路往IC焊垫延伸，以类似盲孔电镀方式将线路与IC焊垫相连接而构成通路，只要一点点的延伸就可以完成线路与IC焊垫的接合，如(图五)所示。IC焊垫与镍铜线路经由盲孔电镀铜成为导通线路，一旦将隔离的IC焊垫与线路接触，IC焊垫的电位就可以移转到正在进行电镀反应的线路上。此种显微接合方法将可降低连接点的化学电位（electrical potential），并同时在其表面诱发电镀反应。被电镀上的材料将作为连接两端之用，因其材料是同构型的，因此无不同金属元素之间的扩散，因而不会形成脆性的金属化合物，无降低机械强度之情形发生，所以不会有可靠度不良的问题。此制程也非常适用于铜制程芯片，当镍铜线路与IC焊垫的电镀连接材料选择铜，将使半导体组件、封装线路与接合材质均为铜材，达成完全铜制程的目标。

《图五 无凸块覆晶封装之IC焊垫与导线连接剖面图》

封装体的终端界面也是绕线布局的一部份，换句话说，电镀好的导电线路就包括了终端凸块。本技术事先就在铜基板上预留一系列的凹洞，再于铜基板上电镀导电线路而使其每条导电线路都包含在凹洞中的终端凸块及在凹洞外延伸至die pad的绕线，因此每一导电线路都成为单一连续的金属线段。在芯片黏着或封胶后胶材会将空洞填满，若将铜基板移除后，则形成填满胶材的凸块；如(图七)所示。

《图七 无凸块覆晶封装的剖面图解说明》

结语

无凸块式覆晶技术的连接方式，其特点在不需利用打线接合技术，故无金线长度问题，另也减少了覆晶凸块的高度问题，除了在电气特性的效能会有更明显的改善外，也符合未来产品走向轻、薄、短、小的趋势。

综观以上，使用此种方法的优点在于此制程的制造成本非常低，并且无需复杂昂贵的金属电镀及打线步骤，且利用胶材具有弹性的特质，完全解决了晶圆铜制程封装方式中打线封装方式与凸块式覆晶接合技术所遭遇的问题，因此可以确保优良的接合可靠度。

（作者任职于钰桥半导体）