随着DDR储存技术的发展，工程师在工作中涉及到DDR的机会也越来越多，更多的公司，包括晶片设计、DIMM和系统厂商，正面临着性能验证和测试的难题。除了产品互通性问题和信号品质，工程师甚至还需要结合EDA设计软体模拟分析电路信号完整性。

由于DDR自身信号的复杂性，包括差动时脉信号，数十路Data Strobe（DQS）和Data（DQ）信号，每一路都有高阻（Hi-Z）、逻辑高（1）和低（ 0）三种状态（Tri-State），再加上五六路控制信号，十几路位址信号，使得其性能验证和测试变得极具挑战性。本文将介绍如何透过示波器的DDR测试软体，确认问题产生时对应的具​​体时间/时序和信号品质，和如何运用安捷伦EEsof ADS先进设计系统EDA，进行电路设计和模拟。

传统测试方式困难重重

时序验证是DDR量测的关键之一，也是最困难的部分。在面对高速汇流排时，眼图是最常用的信号完整性测试方法，但由于DDR信号本身的独特性，传统的「触发-堆叠」方式不适用于DDR，导致很多工程师都已经放弃这样的测试方式，其原因包括：

《图一 在金手指处测得的DQS/DQ电压波形》

《图二 在不触发Hi-Z的状态下撷取眼图》

问题解决方案

触发/同步软体

为解决上述的第一个问题，可采用一套触发/同步软体，让示波器每次触发在Read或Write周期上，而永远不要触发在Hi-Z状态，可轻松捷取如图二(b)的眼图。

《图三 DDR的Read Preamble和Write Preamble Specification》

按照DDR规范(图三)，Read preamble介于0.9至1.1 Clock Cycle Time（tCK）之间，触发/同步软体能够准确触发在这个范围上，同时采用重新定位处理技术，如下(图四)所示，将两次触发的抖动误差降到最低。这样可以轻易的量测包括tAC、tHZ、tLZ（DQ）、tLZ（DQS）、tQH、tDQSCK和tDQSQ等指标性参数（参数定义请参考DDR规格）。

《图四 特殊触发/同步软件，可把Read 周期眼图隔离出来，并用重新定位技术将多次触发造成的抖动误差降到最低》

《图五 DDR分析软件可同时对Read & Write周期的时序进行测量》

＜注：mask起始点对应的是时序量测参考点，可以是任意信号的上升缘、下降​​缘或上升和下降缘。 ＞

DDR分析软体

图四所示测量方法虽然比传统方法优越，但仍然没有解决之前所提到的dead-time问题，量测结果中不包含相邻周期的资讯，(图五)所用的量测方法是用全新的DDR分析软体完成，它不仅可以完成时序的量测，同时支援mask测试，mask可以分为时序量测mask和信号完整性mask。 它首先让工程师选择量测的参考基准是那一个信号，是上升缘，还是下降缘，还是双边缘有效，然后选择第二路信号，参考信号并不显示出来，仅显示参考时间点，它支援单次采集和离线分析，信号每一个周期的资讯都反映在量测结果中。

然而对DDR DIMM端的测试，上述方案仍然不尽理想，尤其是当工程师想将Write周期隔离出来时，因为DDR规格对write preamble 的定义（参见图3）不是很严格，仅定义了最小值是0.25 clock cycle，没有限制最大值，有些厂家提供的DDR晶片和DIMM，其write preamble和DQS的负脉冲宽度很接近，因此，无法保证该触发/同步软体可隔离出Write周期的眼图。为此，安捷伦科技的DDR分析软体进一步解决了这一问题。

ADS EDA

接下来将利用ADS EDA，来找出Read和Write周期信号的变化。 (图六a)是DIMM电路结构图，红色圆点代表连接器端，另一点是记忆体晶片接脚。

《图六 DDR芯片外围电路》

DDR DIMM模拟电路

图六(b)是利用ADS先进设计系统EDA的DDR DIMM模拟电路，图六(c)则是模拟结果。 「DDR_Connector」代表靠近控制器的一端，如金手指，DDR-PIN指的是晶片接脚，在模拟软体中，可以改变接到Vtt的上拉电阻值，图六(b)是47Ohm，待测物也许用的是27Ohm；但无论电阻值选的是多少，在两个测试点，得到的DIMM Read周期电压幅值是不一样的，而且很容易区分开来，但这两点的Write周期信号幅值基本上是一样的。

运用像ADS等的EDA软体，不但能提早验证设计，大幅提升雏形成功率，工程师更可以利用软体设计的优势，尝试不同的设计，提升产品的竞争力。

以DDR分析软体进行测试

当雏形制造完成时，即可运用DDR分析软体开始实体测试。 (图七)所显示的是针对DDR 400的信号完整性量测。在图七(a)中，可以看到Data信号DQ41（绿色波型）和Data Strobe DQS5（黄色波型）在Read和Write周期时对应的时序关系。在Write周期时， DQS边缘对应的是DQ的0或1。在Read周期时， DQS脉冲介于DQ的0或1上。

《图七》

信号采集下来之后，DDR 分析软体会根据Read & Write周期幅值的不同，将DIMM Connector端的Write周期数据和Hi-Z状态滤掉，再根据精确定义DQS的参考电位，精确地隔离出理想的DQS信号对应Write周期的部分，然后将每个DQS Write边缘（上升缘和下降缘皆有效）对应的DQ信号堆叠，最后形成如图七(b) 所示的眼图。与传统眼图过程相比，这里的眼图所有数据都是来自一次采集，因此没有仪器自身抖动带来的误差，触发条件可任意设置，更容易发现恶劣条件下对应的信号品质。更重要的是，当发现信号品质或信号时序有问题时（如图七b），该分析软体可以将波型整个展开，将问题定位到发生违反的bit（如图七c），如此一来，工程师不但能知道眼图违反发生的实际状况，还能进一步研究违反前、后信号时序和品质。

结语

透过EDA、示波器和其他硬体的结合，工程师不但能以最快的方式完成设计，更能运用先进的DDR分析软体完成实体验证。 ADS EDA让工程师可以提早验证设计，更提供验证创新的设计概念的平台。DDR分析软体，成功克服了DDR时序和信号品质分析量测的问题，DDR眼图量测不但完全不受示波器硬体的触发抖动和dead-time所影响，还能任意设定触发条件找出最差的信号品质眼图，当眼图违反找到时，更能找到问题发生的那一刻，信号品质和对应信号之时序关系，让工程师快速并有效的找出问题的根本原因，加速产品上市的时间。 （本文由安捷伦科技提供）