可程序逻辑装置（Programmable Logic Devices；PLD）发展至今已有数十年的历史，过去以来一直未有太大重视，然而到了近年来PLD的身价逐渐走扬，原因在于半导体制程不断缩密后，光罩的制造复杂度、难度呈指数性攀升，连带光罩价格也大幅飙升。

以往光罩便宜时，芯片业者投产的ASIC（Application-specific integrated circuit）芯片，可以透过量产销售的「量价均摊」效益来承担最初的光罩开设费用，毕竟光罩只要开设一次就可让芯片投产，属一次性花费，然而光罩愈来愈贵后，就无法再以过去的量价均摊法来承担。

无法承担高昂光罩费的结果是，只有数种高量、高价的芯片（如CPU、GPU）仍有经济规模，仍可持续以开光罩方式生产，其他仅高量（如MCU）或仅高价的芯片都无法用传统ASIC方式生产。若无法使用先进的光罩技术来投产，就只剩两种方式来投产，一是使用较旧的制程技术，如此光罩费用比先进制程低廉，另一则是使用PLD方式生产。

回过头来看PLD，多年来PLD就一直使用在非主流的特有领域，特别是一些少量多样的产品，或是市场变化速度极快的产品，或者是针对某一项目而设计的电路产品，或是一些有机密性要求的电路产品（如军方项目）等，甚或是在产品仍处于新市场的前期，尚无法了解芯片的销售潜力时，这时无法以光罩方式投产芯片，只好先用PLD芯片来小量生产，以此试市场水温。上述的各种PLD应用方式都不是大量大宗的主流应用市场，但因为先进光罩的开销陡斜攀升，使的许多芯片业者不得不选择用PLD来投产芯片。

在PLD领域中，有简单的可程序化芯片，如SPLD（Simple PLD，如PAL、PEEL等），也有较SPLD拥有更多逻辑闸、可编组出电路复杂度更高的CPLD（Complex PLD），然还有比CPLD更复杂的，即是FPGA（Field-Programmable Gate Array），由于FPGA是各种PLD中，逻辑闸最多、可程序化电路资源最丰富的一种，因此也最适合用来取代原先想以ASIC投产的芯片。

也因为有愈来愈多的芯片舍弃以ASIC方式投产，而改以FPGA方式投产，此使的大型（指逻辑闸、电路资源的大量）的FPGA愈来愈走俏，为了满足芯片从ASIC转换成FPGA的需要，FPGA业者无不卯足气力发展更大量（逻辑资源）、更高阶的FPGA芯片，因此在积极使用先进制程的芯片类型中，除了前述的CPU、GPU外又多了一种：高阶FPGA，例如Xilinx的Vretex 5、Altera的Stratix III等，都使用了极先进的65奈米制程。

很明显的，Xilinx Virtex系列与Altera Stratix系列依然会持续使用最新的半导体制程，由于Xilinx、Altera皆是无晶圆厂（Fabless）的半导体业者，设计好的FPGA芯片皆是透过台积电（TSMC）、联电（UMC）等晶圆代工业者生产，所以一旦TSMC、UMC研发出更先进的制程，Xilinx Virtex、Altera Stratix几乎都会抢先使用。

现在，Xilinx Vretex 5、Altera Stratix III先后使用了65nm制程后，接下来的必然是45nm制程，只要TSMC、UMC的45nm技术成熟，未来Virtex、Stratix也会积极采用，并有可能因此更替世代编号，变成Virtex-6、Stratix IV等。

先进制程FPGA之运用难题

虽然愈来愈多中量、中价以下的ASIC开始改用FPGA投产，但FPGA在运用上也有一些困难存在。第一是功耗用电问题，FPGA为了能够可程序化，所以电路必须保持弹性，且为了让电路运作能够快速，因此其程序记忆部分多半是用SRAM，理由是SRAM是各种内存中速度最快的（也有部分FPGA不是使用SRAM，而是使用Flash Memory或Anti-fuse的反熔丝单次烧写记忆），然正因为「保持弹性、使用SRAM」使FPGA的功耗比ASIC大很多。

到底大多少？若以实现相同的电路而言，FPGA的功耗约是ASIC的12倍之多，甚至达15、16倍，这是FPGA的致命弱处，也因此FPGA至今都难以运用到行动式、手持式的装置内，即便是电路复杂性较低的PLD或CPLD，也仅有少数运用到手持式装置内。所以FPGA仍以固接电源的运用为多，即是用在电源来自电源插座的地方。

即便如此，FPGA依然要极力克制用电，因此今日有许多电源管理芯片业者提出针对FPGA的电源方案，如NS就有针对Xilinx的Virtex、Spartan等FPGA提出参考性的供电设计。

附带一提的，制程愈缩密后，晶体管的漏电状况也愈严重，使芯片的静态功耗、整体功耗增加，关于此只能从半导体制程中解决，此目前有两种常见作法，一是使用硅绝缘（SOI）技术，另一则是使用高介电值（High k）的闸极绝缘技术，且使用高接口值的闸极绝缘物后，原有的闸极材料：多晶硅已不再适用，而必须换成金属材料，例如铪，此称为Metal Gate（金属闸极）技术，使用High k技术的场合通常也并用Metal Gate技术。

第二个问题是时序收敛，FPGA的设计是数字逻辑工程师完全不用去理会逻辑层以下的物理层特性，包括供电、时序等等，然在大型、复杂化的FPGA电路设计中时序问题依然不可免，若不对时序进行收敛则整体电路的效能无法发挥到极致。

关于此FPGA业者也是寻求与协力业者（Third Party）合作来解决此一问题，例如Xilinx与Synplicity合作，Synplicity是电子设计自动化（EDA）工具的业者，由该公司提供设计工具来帮助设计者对其逻辑电路进行时序收敛。

第三是电路布局的问题，虽然大型FPGA内已具有相当充沛的逻辑电路资源，但在高度复杂的设计应用中，也是会出现资源不敷使用的情形。而所谓的不敷使用，并非是真的资源不足以满足设计，而是在电路布局上未进行优化所致。

所以此问题依然要透过EDA工具来解决，透过工具的辅助让电路的配布设计达到优化，使原本可能要用2颗FPGA芯片才能实现的电路，经过优化后只要1颗就可实现，或者6颗减成4颗、或3颗减成2颗等等。

第四，此一样与大型复杂化设计有关，在高度复杂的电路设计中为了加速设计进度，通常须将整体芯片电路分拆成数个区块，每个研发团队就各自分配到的区块进行设计，同时间多组设计团队一起进行研发，最后再将各区块合并成完整的电路。

然一个完整的大型复杂电路该如何进行区块切割？如何切割才能达到最快的开发速度？或如何切割才能使分工的争议减至最小、使验证程序减至最少、使整合平顺性达到最大，这些也都同样要考验设计工具及芯片项目主持者的能耐。

先进制程FPGA应用：芯片仿真验证

先进制程（大型）FPGA芯片的应用非常广，除了做为ASIC的代用品外，近年来还有许多新应用方式出现。

首先是用在新芯片开发时的逻辑功效验证，过去没有使用FPGA前，新芯片的新设计验证多使用两种方式进行验证，一是使用EDA的仿真软件，另一是进行芯片试制。不过这两种方式各有优缺点，使用EDA仿真软件的好处是成本低廉，但仿真的速度缓慢，使验证时间拖长。相对的芯片试制可以快速仿真，但试制的成本高昂。

为何过去不用FPGA进行功效仿真验证？原因是过去FPGA内的逻辑闸不够多，要完整仿真一个新芯片需要使用许多颗FPGA芯片才成，然近年来FPGA积极使用先进制程，使其内部逻辑闸大增，仿真一颗新芯片只要若干颗FPGA即可，所以现在愈来愈多芯片开发业者使用FPGA芯片来仿真、验证新芯片的设计功效，例如Cell处理器最初即是用6颗FPGA来仿真、验证其设计。

使用FPGA进行仿真的好处是成本低于试制芯片，速度又快于仿真软件，主要可取代芯片试制，事实上芯片试制不仅花钱也要花时间等待，须等候数个星期才能试制出芯片，而FPGA则是可立即验证，有了FPGA后，EDA仿真软件就更专注在局部仿真验证，而非整体芯片的验证，过去FPGA的逻辑闸不够多时，也只能充作局部验证之用。

先进制程FPGA应用：高效能运算

先进FPGA的另一个应用是高效能运算（High-Performance Computing）的加速，更直言即是超级计算机（Supercomputer）的科学性运算。

超级计算机多是用许多机柜的电路所并成，且多半用来执行科学性的仿真，如气候仿真、核子试爆仿真等等，这类型运算的特性是数据量庞大，但都使用同一种演算方式，且各笔数据的运算相互间没有太大关连性，因此可平行运算，但仍需要极大的运算力才能在限定的时间内完成仿真运算，例如气候仿真即是要提供晚间的天气预报之用，必须在24小时内算出，若要3天时间才能算出，则该仿真就毫无意义。

为了加速仿真运算，超级计算机开始使用大型FPGA，例如Cray Research在其XD1超级计算机内使用的RapidArray技术，就是使用FPGA来实现，FPGA在RapidArray技术中充当通讯处理器，让超级计算机的各运算机柜间的通讯传递更加快速。

Cray的RapidArray主要在于加速超级计算机内的沟通传递，但不负责运算，而SGI（视算科技）的RASC（Reconfigurable Application-Specific Computing）则真的运用FPGA进行运算加速，SGI的RASC是一种加搭模块（称为RC100 Blade），该模块直接加装在SGI原有的超级计算机机柜上，并使用SGI的NUMAlink 4接口与超级计算机相连。

模块中使用2颗Xilinx Virtex 4的FPGA，之后将超级计算机常用的函式（Function）转化成FPGA可用的逻辑电路程序，再将程序载到FPGA内，往后超级计算机一有函数调用（Call）时，就直接改由RASC来运算函式，之后将结果传回给超级计算机。此种方式与过去不使用FPGA，而是使用超级计算机内的CPU、内存来运算函式，至少快上数十倍效能，甚至达一百多倍的效能。

从效能加速来看FPGA确实效力惊人，但也并非全无缺点，要将常用的软件函式改成FPGA可用的逻辑电路程序，这个转化需要许多心力、时间，即便是拥有源代码（高效运算属研究领域，所执行的程序多由研究机构自行开发，因此多拥有源代码）也需要很长时间，且任何一点小程序调修都要耗上数小时的时间，此方面有待更有效的转化工具出现。

类似的，DRC Computer公司的Reconfigurable Processor Unit（RPU）也是相同，同样是使用FPGA来加速高效运算，与SGI RASC的差别只在连接方式，RASC是以模块化的小型机箱附搭在原有超级计算机上，并用SGI独家的NUMAlink 4进行连接，而RPU是以模块子卡（小型电路板）的方式直接插置在与AMD Opteron兼容的CPU接座上。

先进制程FPGA应用：无线基地台

先进FPGA的第三种应用是无线基地台，过去基地台多半使用许多的数字信号处理器（DSP）来进行收发信号的傅立叶变换（FFT）运算，且同时间需要多笔FFT运算，各FFT运算间属高度平行、相依性低，此也适合用FPGA来进行运算。

为何过去用DSP运算，现在要改用FPGA运算？答案是价格效能比，过去FPGA尚未大型化、先进化发展前，以满足无线基地台的运算需求为基准，用多颗DSP来满足需求，其成本低于使用FPGA来满足需求。

不过现在不同，FPGA内部逻辑闸、电路资源愈来愈丰沛后，一颗FPGA内可以同时规划、执行多笔FFT运算，一颗FPGA等同于多颗DSP的FFT运算效能，且价格低于使用多颗DSP，因此已有基地台开始用FPGA来取代DSP，或与现有DSP并用。

结语

不过现在不同，FPGA内部逻辑闸、电路资源愈来愈丰沛后，一颗FPGA内可以同时规划、执行多笔FFT运算，一颗FPGA等同于多颗DSP的FFT运算效能，且价格低于使用多颗DSP，因此已有基地台开始用FPGA来取代DSP，或与现有DSP并用。

虽然大型FPGA的应用愈来愈广泛，但不表示没有隐忧，其中结构化ASIC（Structured ASIC）就对FPGA产生威胁，特别是结构化ASIC的功耗低于FPGA、速度快于FPGA，使许多芯片业者在确定芯片用量规模增加后，将逐渐放弃使用FPGA而改用结构化ASIC，同时也要求EDA尽可能提供FPGA转化成Structured ASIC的工具。

另外多核化的处理器也对FPGA产生威胁，在此并非指AMD、Intel的2、4核处理器，而是指Cavium、RMI、TILERA等业者的8核、16核、64核处理器，这些多核处理器与FPGA相同，都极适合用在大量平行的运算中，且许多网通设备已经采用。

《图一 Xilinx的Vertex 5家族FPGA是高阶FPGA，电路资源最多，因此多用最先进的半导体制程来生产。（图片来源：Xilinx.com）》

《图二 随着半导体制程的不断缩密，半导体光罩的费用也不断飙涨，图为IBM光罩技术中心（位在美国佛蒙特州的伯灵顿）的工程师正在端详光罩的模样。（图片来源：www-03.ibm.com）》

《图三 Cell处理器在设计时间，就使用FPGA来加速芯片逻辑功效验证，总共使用6个FPGA来仿真整个Cell芯片的电路功效，图为Cell实体裸晶与一般文具图钉的体积比较。（图片来源：www-03.ibm.com）》

《图四 SGI的RASC RC100 Blade附加模块，散热片下方即是FPGA芯片（Xilinx Virtex 4），右边的内存模块则在FPGA运算时供FPGA存取之用。（图片来源：sgi.com）》

《图五 今日许多无线基地台机箱内的信号运算已从DSP改成FPGA，或在新加装的模块电路板上使用FPGA，图为台湾东讯公司的WiMAX基地台机箱：WM5071，该基地台使用了3组方位性天线。》

《图六 TILERA的TILE64处理器，该处理器具有64个64位的MIPS执行核心，适合网通运算、数字多媒体运算。（图片来源：tilera.com）》