账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
网络通讯用IC的设计技巧(下)
 

【作者: 高士】2008年06月17日 星期二

浏览人次:【7541】

REAN-CHIP QoS方块特性

QoS方块属于可能实现REAN-CHIP功能特征,亦即与软件一样特性的高自由度关键性组件。


QoS方块根据输入的工作信息进行队列选择,再将选取的工作信息输入至队列,此时会针对搜寻方块判定成废弃的封包进行工作信息复制,针对WRED、释义处理、多回放放封包的工作信息进行复制。相关不需要的工作信息,会将该封包的收容位置通知记忆控制部,藉此与不需要的封包数据连动。


各队列储存工作信息采取先进先出(First-In First-Out;FIFO)的缓缓器,各WAN/LAN/CPU出口备妥的排程器,会选择各队列等待输出的工作信息,检测时序之后便输出至记忆控制部。


封包传输过程

有关记忆控制部被当作工作信息输入的封包,从DDR-SDRAM读取封包数据时会被当作工作信息输入至框架产生部,框架产生部根据工作信息进行封包数据的加工。


从WAN埠传来的封包输入至Ipsec方块;从LAN埠传来的Ipsec方块输入至LAN端的MAC方块;从CPU转送过来的封包则输入至CPU接口。Ipsec方块根据封包的工作信息判定有无Ipsec处理对象,有处理对象时进行认证数据赋予、编码处理与IPv6 ESP的包囊化,处理对象以外的场合则直接通过接着再输入至MAC方块,MAC方块进行赋予CRC数据等MAC终端处理之后,将封包当作以太网框架送讯。


图一是搜寻方块内部结构,即使同时连续接收WAN/LAN最短封包时,它是利用搜寻方块对所有封包完成搜寻,搜寻方块依照下列顺序:


  • ●接口有20个进入;


  • ●NAT网络地址转换器(Network Address Transfer;NAT)有8个进入;


  • ●通讯端口转换(Network Address Port Translation;NAPT)有8个进入;


  • ●分类有256个进入;


  • ●片段有16个进入。



由图一可知,搜寻窗体中有关具备256个进入的NAPT、路径、分类,其能够在 频率的行程,进行2个进入的判定,再将比较电路6并联化,作最大封包的同时搜寻,透过该结构线速率的搜索,能够达成3Mbps封包的要求。


上述结构窗体未并联化,只需将比较电路并联化,结构窗体与比较电路全部并联化的情况比较,可以使REAN-CHIP内建的记忆容量缩小2/3。


《图一 搜寻方块内部结构示意图》
《图一 搜寻方块内部结构示意图》

重要的QoS方块功能

图二是QoS方块内部结构,由图可知例外性的封包处理在硬件化电路扩大的同时,却无法获得大幅性能提升,因此在REAN-CHIP内将这些封包转送到CPU进行软件处理,此时即使是利用CPU可以处理的封包量,超过CPU处理能力的封包仍然有被转送之虞,基于任何状况下也要能发挥重要封包处理功能的考虑,REAN-CHIP便设有CPU转送用QoS电路。


根据设定作等级分类之外,有关被判定成异常的封包转送至CPU,同样能够针对它的要因作等级分类。


《图二 QoS方块内部结构示意图》
《图二 QoS方块内部结构示意图》

在QoS方块用户根据享受的服务特性,要求能够任意变更结构,此时利用硬件可以实现与软件一样具备高自由度的QoS,研究人员可开发全新的程序排程器,该程序排程器的电路具有变更复数的4输入程序排程器组合切换电路,各4输入程序排程器可以选择优先队列(Priority Queue;PQ)加权的动态排程机制(WFQ)以及输出时的塑型,如此一来,例如PO与WFQ构成的排程、或是针对复数等级、合计带宽的上限设定等等,可作各种应用,且由于它是利用硬件达成,不需仰赖处理量还能够保持高精度。


表一是REAN-CHIP的封包例外处理功能一览表;图三是REAN-WARE的基本架构;表二是REAN-WARW的窗体管理功能一览表;图四是REAN-CHIP的评鉴电路板的实际外观;图五是REAN-CHIP评鉴电路板的基本架构;图六是REAN-CHIP的动作范例。



《表一 REAN-CHIP的封包例外处理功能一览表》 - BigPic:903x500
《表一 REAN-CHIP的封包例外处理功能一览表》 - BigPic:903x500
《图三 REAN-WARE的基本架构示意图》
《图三 REAN-WARE的基本架构示意图》

《表二 REAN-WARW的窗体管理功能一览表》 - BigPic:771x636
《表二 REAN-WARW的窗体管理功能一览表》 - BigPic:771x636
《图四 REAN-CHIP的评鉴电路板实际外观》
《图四 REAN-CHIP的评鉴电路板实际外观》
《图五 REAN-CHIP评鉴电路板基本架构示意图》
《图五 REAN-CHIP评鉴电路板基本架构示意图》

《图六 REAN-CHIP的动作范例》
《图六 REAN-CHIP的动作范例》

结语

REAN-CHIP的动作范例


以上介绍NWA用具备 处理能力的网络通讯用微处理器REAN-CHIP。


IP是建构网络通讯的基础,随着网络通讯的高速及大容量趋势,利用不稳定的窄域带宽,进行声音与动态影像通讯时,IP经常受到无法负荷的问题。


相关文章
802.11n稳扎稳打!
网路通讯用IC的设计技巧(上)
RACF架构优势探讨(下)
打造数位家庭通讯方案之光纤技术
行动宽带需求将推动「双网」成形
comments powered by Disqus
相关讨论
  相关新闻
» 意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
» Pure Storage携手NVIDIA加快企业AI导入 以满足日益成长的需求
» ROHM推SOT23封装小型节能DC-DC转换器IC 助电源小型化
» 意法半导体先进高性能无线微控制器 符合将推出的网路安全保护法规
» ST推先进超低功耗STM32微控制器 布局工业、医疗、智慧量表和消费电子市场


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83SCY917WSTACUKC
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw