账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
PCB布局对切换式电源转换器输出特性的影响
 

【作者: 胡敏祥】2007年05月23日 星期三

浏览人次:【11462】

对于电子工程师而言印刷电路板布局常是令人头痛的问题,因为电路板布局会左右电路特性,布局不良造成的异常状况也是最不容易察觉与排除的,藉由不断的尝试与验证,对同一电路相同的元件给予不同的电路布局,本文将归纳出几个设计的方向,并对电路板布局作些简单的分析。



《图一 应用线路》
《图一 应用线路》

《图二 基本布局原则》
《图二 基本布局原则》

《图三 Test_1 PCB》
《图三 Test_1 PCB》

 



《图四 Test_1 PCB所测得之过载保护波形》
《图四 Test_1 PCB所测得之过载保护波形》

《图五 Test_1 PCB所测得之输出电压波形》
《图五 Test_1 PCB所测得之输出电压波形》

《图六 Test_1 PCB所测得之负载变动波形》
《图六 Test_1 PCB所测得之负载变动波形》

基本印刷电路板布局原则

以AIC1591同步式降压脉波宽度调变控制器(Synchronous Buck PWM Controller)为例,应用线路如(图一)所示。



《图七 Test_2 PCB》
《图七 Test_2 PCB》

《图八 Test_2 PCB测得之过载保护波形》
《图八 Test_2 PCB测得之过载保护波形》

《图九 Test_3 PCB》
《图九 Test_3 PCB》

《图十 Test_3 PCB测得之过载保护波形》
《图十 Test_3 PCB测得之过载保护波形》

《图十一 Test_4 PCB》
《图十一 Test_4 PCB》

《图十二 Test_4 PCB测得之过载保护波形》
《图十二 Test_4 PCB测得之过载保护波形》

《图十三 过载侦测方式》
《图十三 过载侦测方式》

C1~C4为聚合物电容(Polymer Capacitor),Q1与Q2为N通道MOSFET,满载输出电流10A。基本的布局原则如(图二)所示。


  •  主电流回路路径必须尽可能缩短,并给予适当的布线宽度与对地穿孔数目;


  •  IC Vin输入电源须远离Q1,而OCSET与PHASE电压取样点则须靠近Q1;


  •  负载接地/IC接地/FB回授接地/COMP回授补偿接地应尽量靠近,并远离Q2源极(Source);


  •  C5须尽量靠近IC,R3与R4电阻预留作闸极(Gate)杂讯衰减用,须靠近Q1及Q2。



印刷电路板布局的影响

为验证印刷电路板对电路性能的影响,因此制作了八片两层(除了Test_5与Test_8背层有走线外,其他六片背层均为广大的接地平面)电路板作测试,编号由Test_1至Test_8,这八片电路板使用相同的零件与相同的零件摆放位置,只有电路的布线不同;Test_2至Test_7的六片电路板均以Test_1为范本,只更动一小部份,未更动部份以灰色作标示。 (测试波形图中,UGATE为AIC1591第8脚的讯号,Vout为输出电压,IL为电感电流)



《图十四 Test_6 PCB》
《图十四 Test_6 PCB》

 



《图十五 Test_6 PCB测得之输出电压波形》
《图十五 Test_6 PCB测得之输出电压波形》

 



《图十六 Test_7 PCB》
《图十六 Test_7 PCB》

 



《图十七 Test_7 PCB测得之输出电压波形》
《图十七 Test_7 PCB测得之输出电压波形》

《图十八 Buck电路中的主电流回路》
《图十八 Buck电路中的主电流回路》

《图十九 印刷电路板的组成》
《图十九 印刷电路板的组成》

《图二十 1A电流所需之布线宽度》
《图二十 1A电流所需之布线宽度》

过载保护点漂移

AIC1591的过载保护(Over Current Protection)方式如(图十三)所示。


当Q1导通时,输出电流会在Q1汲极(D)与源极(S)的导通电阻(RDS_ON)上形成电压降,若Q1导通电阻为定值,则Q1汲极与源极间的电压降会随着输出电流上升而上升,这个电压降的侦测点就是IC的OCSET与PHASE两脚,当Q1导通时的PHASE电压低于OCSET电压则触发过电流保护,计算方式如下:


《公式一 》
《公式一 》

Test_3与Test_4的电路板布线刻意将图十三的A、B两点与Q1 D、S两脚距离拉长,电性上虽是同一节点,但A、B两点间印刷电路板铜箔阻抗将被纳入Q1的导通电阻,由(公式一)得知Q1导通电阻上升且R1不变就会造成过载保护点下降,因此由(图十)与(图十二)便能发现过载保护电流由Test_1电路的13A分别下降至11A与10A。而Test_2的布线将AIC1591的电源连接至图十三的R1再与A点相连,由于AIC1591本身的耗电流会造成R1与A点间电压下降,因此如(图八)所示,过载保护电流由Test_1的13A上升至14A。


输出电压涟波与杂讯

如(图十八)所示,Test_6大量删除对地穿孔会缩减Q1截止Q2导通的电感器放电回路,而Test_7则缩减Q1导通Q2截止的电感器充电回路;前者造成Q1截止时的输出电压偏低,后者造成Q1导通时的输出电压偏低。


如何得知布线要多宽?对地穿孔数目要多少? (图十九)、(图二十)有简单的说明。


         


以此应用为例,输出电流10A,若电感器涟波电流为40%,则最大电流会是12A,若以2盎司铜箔布线,则宽度须180mil,主电流回路20mil孔径之对地穿孔需要6个。


负载变化时的反应速度

Test_5电路板将FB回授取样点经由背层连接至电感器端,如(图二十一)与(图二十三)。 FB回授主要反应输出端变化,故取样点应靠近输出端(N3),如Test_5电路将取样点移至电感器端,负载的快速变化将受到输出电容器C3与C4的延迟才被侦测到,故AIC1591的反应速度会变慢,与(图六)相较即可看出。


综合影响

Test_8将前述所有改变部分归纳在一起。如(图二十四),过载保护点因印刷电路板铜箔阻抗的加入而大幅下降,导致启动时触发过载保护,输出电压因此无法建立。如(图二十五)与(图二十六),输出电压涟波与杂讯比其他测试板要多出40mV,负载变化的反应速度变慢之外还有输出电压不足与震荡的现象,是个设计失败的电路板。


在(图二十七)中将四片电路板作效率上的比较,Test_1与Test_6并没有太大的差别,Test_7轻载时的效率也不差,但随着负载电流上升效率却逐渐下降, Test_8则无论负载电流为何其效率都是最差的,尤其10A满载时的效率比Test_1低了至少3%。



《图二十一 Test_5 PCB》
《图二十一 Test_5 PCB》

 



《图二十二 Test_5 PCB所测得之负载变化波形》
《图二十二 Test_5 PCB所测得之负载变化波形》

 



《图二十三 Test_8 PCB》
《图二十三 Test_8 PCB》

 



《图二十四 Test_8 PCB所测得之启动波形》
《图二十四 Test_8 PCB所测得之启动波形》

《图二十五 Test_8 PCB所测得之输出电压波形》
《图二十五 Test_8 PCB所测得之输出电压波形》

《图二十六 Test_8 PCB所测得之负载变化波形》
《图二十六 Test_8 PCB所测得之负载变化波形》

《图二十七 不同输出电流下的效率变化》
《图二十七 不同输出电流下的效率变化》

结语

由这些印刷电路板测试能发现,只要更动电路中的一条线就会造成特性改变,但是在繁杂的线路图中如何考量线路对整体电路的影响?这就必须先了解电路与元件特性。以切换式电源转换器为例,最大的杂讯来源就是MOSFET切换导致电感器反抗电流变化,因此FB输出端回授讯号与COMP回授补偿布线必须远离Q1与Q2;为了保持良好的效率与减少电感器充放电形成的电压变化,电感器的充放电回路就必须使用更宽的布线与更多的对地穿孔。


由此可知,为得到良好的电路特性,除了适当的电路、适当的元件、适当的元件布局外,适当的线路布局也是重要的影响因素。


---作者为沛亨半导体产品应用工程师---


相关文章
【PCIe 5.0】性能优越的决定性关键PCB材料选择
以AI平台改变PCB的现场管理模式
氛围灯:汽车大放异彩的新元素
以合适Redriver或Retimer元件扩展PCIe协定讯号范围
台湾PCB产业力求设备制造业转型升级
comments powered by Disqus
相关讨论
  相关新闻
» 意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
» Pure Storage携手NVIDIA加快企业AI导入 以满足日益成长的需求
» ROHM推SOT23封装小型节能DC-DC转换器IC 助电源小型化
» 意法半导体先进高性能无线微控制器 符合将推出的网路安全保护法规
» ST推先进超低功耗STM32微控制器 布局工业、医疗、智慧量表和消费电子市场


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T9RRJ6MSTACUK9
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw