账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
崭新的SerDes实现方案
解决手机设计中功率与数据传输速率两难问题

【作者: 鞠建宏】2008年01月03日 星期四

浏览人次:【5167】

面对的难题

一直以来,设计人员在可携式应用中都是采用串行化技术,因为这种技术在减小连接器尺寸、降低EMI、减少信道至信道倾斜问题等方面都具有极大优势。当显示器的分辨率随帧速率的加快和平板尺寸的增加而提高时,该串行化方法更广泛用于大型平板应用中。不过,这种典型SerDes串行化技术的功耗很高,尤其是在数据吞吐量大的情况下,故不太适合于超可携式应用。


如(图一)所示为广泛用于较大型消费应用产品(如平板电视和笔记本电脑)中的传统串化/解串器架构。并行输入数据(一般在20到85MHz间,具体视显示屏尺寸和分辨率而定)被锁定,再通过内部锁相环(PLL)所产生的高速时钟进行串行传输。18到24位的并行TTL RGB数据被串行化,然后跟着像素时钟 (Pixel Clock) 沿软性电缆发送到LCD模块,再由解串器译码恢复为并行TTL数据以供显示。由于像素时钟具有不同的串行数据流频率,解串器中往往需要另一个PLL电路来恢复数据。


在这种架构中使用的典型串行接口技术是低压差分信号技术(LVDS)。在平板应用中,为了驱动很长的软性电缆,需要3.5mA或以上的环路电流来驱动足够的边缘速率,进而实现高吞吐量,其公式如下:


《公式一》
《公式一》

这一点对高分辨率RGB数据尤其重要。为了在相对低带宽的软性电缆上降低EMI和位误码率,一般会把24位RGB和2个控制位(HSYNC和VSYNC)改为4对串行数据流,使到每个LVDS信道上的数据速率能有效地降低四分之一,这非常有助于EMI的减小,但代价是软性电缆上需要8到10个连接器(4对数据加以1对时钟)来代替4根电缆线(1对数据和1对时钟)。在某些应用中,利用8位/10位编码能够进一步减小EMI,但会使到数字视频数据产生额外的延迟。



《图一 消费应用中使用的传统串化器和解串器对》 - BigPic:644x329
《图一 消费应用中使用的传统串化器和解串器对》 - BigPic:644x329

对于小型面板(小于5英吋)电池供电的可携式应用产品(如手机),SerDes技术也是十分理想的,可以减少接收基座和翻盖之间的软性电缆连接器数目,进而实现成本更低、外型更纤巧的设计。此外,SerDes技术还可使高分辨率显示屏和摄影机数据传输更切实可行,并具有更佳的信号完整性和更低的EMI辐射。不幸的是,消费应用中的传统SerDes解决方案在数据吞吐量/功耗比率、EMI辐射、封装尺寸和电缆压缩率方面并没有优势。针对可携式应用,SerDes有两大挑战需要解决。


两大挑战

第一个挑战是,这些应用的分辨率和帧速率都不像消费应用那么高。可携式应用中的画素时钟频率变化范围很大,从2MHz到26MHz,而不是典型平面消费型LCD显示器中的20到85MHz。因此,最好采用同步锁定范围比率(高至低)更大的锁相环(PLL)。


第二个挑战也是最困难的:为了去掉解串器端的PLL以进一步降低功率,串化器和解串器之间的串行接口需要采用源同步方案;这意味着在柔性电缆或FPC上,串行时钟与数据处在相同频率下。为了更进一步减少柔性电缆的连接器数目,应该采用4线串行接口(1对数据加以1对时钟),这不同于消费应用中使用的8线或10线接口。


对可携式LCD WRITE应用来说,并行数据总线(16或18位)的速度可以高至20MBps及低至2Mbps。如果所有这些RGB数据和控制信号都在1对电缆在线被串行化(最多可达24个并行输入),柔性电缆上的串行数据吞吐量便极高(达到520Mbps)。数据吞吐量越高表明需要的边缘速率越大,这代表着更多的EMI辐射。此外,为了获得这种高数据率,需要更大的环路电流(如LVDS技术在3V电源电压下的电流为3.5mA);不过,这在电池供电的可携式应用产品中绝对不适合。


降低功耗是大多数可携式设备设计人员面临的最大难题。故市场确实需要新的接口技术来进一步降低功耗(对手机而言,工作电压在 2.8V或以下)和EMI,同时不影响信号的吞吐量和完整性。


解决方案

快捷半导体最新推出名为μSerDes(Micro-SerDes)的μSerDes产品(1对:串化器和解串器)具有真正的电流传输逻辑(CTL)接口。在特定模式下,这样的SerDes对只需要单个PLL工作,FIN24AC组件就能够协助主流制造商大幅降低手机设计中的功耗,同时缩短设计周期。该μSerDes无需第二个PLL电路,同时通过采用CTL技术把环路电流进一步降低到每信道1.75mA。(图二)所示为典型手机设计中,利用了μSerDes技术的典型LCD WRITE应用。


快捷半导体的CTL和其它虚拟电流I/O技术(如LVDS)之间的主要区别是:CTL驱动器在环路中获得电流,这一点与LVDS技术类似,但CTL接收器同时感测差动电流,而LVDS接收器却是感测100奥姆端接电阻上的差动电压。这种差异使CTL技术在吞吐量/功耗比率方面大大优于传统技术。由于接收器感测的是电流而不是电压,它对电容性负载,比如ESD抑制器寄生电容和连接器输入端上的接头电容较不敏感,有助于在串行总线(每信道520Mbps,1.75mA)上获得极高的数据吞吐量。


另外,相较于传统LVDS,CTL技术的传输延迟要小得多,功耗低50%以上。由于CTL具有超小压摆幅度,因此可以获得>10db更低的EMI辐射,而传统LVDS的EMI则较TTL技术低>20db。在手机设计中,CTL技术的超低EMI辐射从根本上消除了对所有并行TTL总线(对LCD WRITE应用一般多于16个信道)上的EMI滤波器的需要,故再一次因EMI性能的提高显著降低了成本,并缩短了设计周期。


透过采用CTL技术,可携式产品的设计人员能够把多达24个并行TTL信号串行到2根电缆线中。最后使得5MHz下的功耗可以低至51mW(1对),而其省电待机功耗极低,一般可至低至约0.28μW。



《图二 带有RGB接口手机设计中的μSerDes应用实例》 - BigPic:670x301
《图二 带有RGB接口手机设计中的μSerDes应用实例》 - BigPic:670x301

如(图二)所示的应用示意图,24根电缆线(包括16位数据和其它低频控制信号,如LCD面板和HSYNC/VSYNC的芯片选择信号)可被缩减为主板和LCD模块间的4根电缆线。这样一来,不仅因电缆/连接器数目的减少而降低了成本、减少了EMI辐射,还简化了设计,尤其是对滑盖或旋转式手机而言,这个优点更为突出。在这类设计中,某些应用的基座和LCD模块之间的电缆线数目超过60根,若采用μSerDes技术,便可将电缆线数目大幅减少到20根,有助于显示屏在机械结构方面更易于旋转或滑行。


对串化器和解串器的并行TTL I/O而言,电源电压范围很宽,可以从1.65变化到3.6V。当基带输出的逻辑与LCD模块的输入不一致时,由于μSerDes产品具有电平转换能力,设计中可以无需使用传统的转换组件。


结语

采用传统虚拟电流方案接口的可携式设计,为设计人员带来了功率和传输速率的两难局面。而采用崭新的SerDes架构方案和串行接口技术便可将这一问题解决。像快捷半导体μSerDes技术这种解决方案,具有真正的CTL串行接口,为设计人员实现所需的超低功耗、低EMI和高吞吐量,进而大幅缩短设计周期。


对串化器和解串器的并行TTL I/O而言,电源电压范围很宽,可以从1.65变化到3.6V。当基带输出的逻辑与LCD模块的输入不一致时,由于μSerDes产品具有电平转换能力,设计中可以无需使用传统的转换组件。


相关文章
突破数据时代瓶颈 SerDes技术方案是关键
为了快速传输而生 SerDes创新持续发生中
伺服器DC/DC设计拥抱数位化
最小化半桥式马达控制应用中的IGBT击穿电流
LED照明应用之临界导通模式与非连续模式 PFC设计比较
comments powered by Disqus
相关讨论
  相关新闻
» 林业保育署屏东辖区以太阳能建置打造绿能环境
» 台湾光电厂商联袂叁加美西光电展 展现光电等先进技术与服务
» 国研院启动「超精密加工联合实验室」 大昌华嘉支援学研界培育光学加工人才
» 应材与Google合作 推动下一代AR运算平台
» 渔电共生以养殖为本 绿能加值为主轴发展


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83SCCELMESTACUK3
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw