账号:
密码:
CTIMES / 文章 /   
爱美科观点:3D IC晶片堆叠技术
 

【作者: Eric Beyne】2018年02月23日 星期五

浏览人次:【16969】
  

3D IC晶片堆叠技术的商用化进展在2017年经历了重大突破,在此之前,业界对於3D IC技术抱持着相当怀疑的态度,但现在却开始发现3D IC晶片堆叠技术不见得需要花费更多成本,而更棒的是,还可带来更多的机会和可能性。


商用市场中的3D IC晶片堆叠技术的使用

3D IC晶片堆叠技术在2017年开始被应用於一系列不同的商业化产品中,例如,iPhone 8使用了Sony的堆叠式图像感测器(stacked image sensor),此图像感测器将感测器、运算晶片和记忆体堆叠成单元件(single unit),使照片和影片的成像品质更为提升。


此外,3D IC晶片堆叠也是记忆体的趋势,随着高频宽模组使用的增长,而这些模组每个皆有4~8个DRAM记忆体晶片堆叠在处理器晶片上。AMD和Nvidia於2017年也都根据此架构,在市场上发表了应用於高端笔电和AI应用的处理器。


扇出型晶圆级封装(Fan-Out WLP, FOWLP)在2017年也有了巨大进展,FOWLP被视为标准WLP的下一代技术,解决了晶片和印刷电路板间的不匹配和互连间隙的问题,晶片被切割成矽晶圆後再安装至晶圆载体上,跟原本晶圆制程相比,安装位置更为分散,这些重构後的晶片会再以环氧模压树脂(Epoxy Mold Compound)、重分布层(redistribution layer)和焊球(solder balls)包覆。


英飞凌开发FOWLP已有15年,但最近FOWLP才又重新被有效地采用为晶圆堆叠的制程,例如Apple A10处理器采用了台积电称为inFO的扇出型技术去堆叠DRAM记忆体和CPU。


建构每个晶片区块的最隹技术

在接下来的这几年,3D IC堆叠晶片技术的应用会在更多更广泛的种类明显增加,特别是需要强大计算能力和记忆体容量的应用,包括多核伺服器和人工智慧相关应用。另外,随着系统内部组成越来越异质化,3D IC堆叠技术则成为关键,一个异质化的系统会由各种不同的零组件构成,如记忆体、影像感测器、用於类比功能和射频的三五族电子设备、处理器、低功耗电子设备等,以最适合的技术去设计和加工每一个零组件,然後再利用3D IC堆叠技术将其封装成单元件,藉此可使电子系统的运作效能增进,成本和功耗降低。



图1 : 爱美科 3D IC晶片堆叠技术一览表
图1 : 爱美科 3D IC晶片堆叠技术一览表

晶圆对晶圆的接合

爱美科(imec)一直以来坚信3D IC晶片堆叠技术的力量,并且投注大量精力去提升这项技术,例如在2017年,爱美科在晶圆对晶圆的接合上达成了卓越成果,进一步成功缩小混合晶片接合的间距至1.4微米(目前产业界中的标准间距为6微米),爱美科相信在2018年0.7微米的间距可被达成,这项研究为3D计画的一部分,且与3D IC仪器设备商有密切合作。


此外,爱美科在2017年在晶圆对晶圆接合领域中的後钻孔(via-last)技术方面,缩小了直通矽晶钻孔(through-silicon via;TSC)直径至1微米,而间距缩小为2微米(目前产业界中的标准为直径5微米,间距10微米),2018年爱美科会展开技术优化,包含4、8、16寸的晶圆封装技术,而这些多晶片堆叠的技术对记忆体应用格外重要。


在晶片到晶圆技术方面,爱美科已能使微凸块(microbump)间距缩小至10微米,2017年的焦点则在於发展集体接合(collective bonding),使晶片到晶圆接合过程的速度可以加快且成本更低,在接合过程中,目前还是使用将晶片一片片转移的方式进行,但有了集体接合技术,将晶片排列在晶圆载体时,可全部一起转移至其他晶圆上进行接合。


2017年爱美科针对此接合过程发展出一套概念流程,并向业界展示其可行性,也确保了此流程可被用於将非矽晶片转移至矽晶圆上(如光学I/O、雷射、功率放大器、三五族、microLED等),未来此类技术的扩展会很重要,因为爱美科将触及到由特殊零组件所构成的异质化系统,而异质化系统正在增长中。


微射流冷却晶片

2017年爱美科最大创举即为在晶片封装上使用3D原型化(3D prototyping),并更具体地发展出晶片冷却的新概念。3D原型化的分辨率一直不断提升,将此技术应用於电子系统会很有趣。


因此,针对特定应用来优化晶片封装设计时,就可以不用原本标准的设计方法(这时便产生了特制化的趋势),3D原型化显然是实现爱美科对晶片冷却概念的最隹方法,此概念包含将微流体层(microfluidic layers)装在晶片後侧,之後再将微射流喷到晶片上以有效地冷却晶片,这种冷却过程的效益和成本都优於目前最先进的制程,最主要是因为各种中间层(intermediate layers)可以被省略掉,晶片背面可被直接冷却。


2018年爱美科将以3D列印为基础进一步发展此冷却技术,使爱美科能将设计进行优化,并往传统制程技术上被认为不可能的方向前进,这些进展将包含供应通道和3D设计的实现,以避免不必要的压力下降,因此爱美科能够以最隹且最可行的方法,将冷却剂(coolant)涂在晶片表面。



图2 : 爱美科3D系统整合计画执行长Eric Beyne
图2 : 爱美科3D系统整合计画执行长Eric Beyne

(本文由爱美科授权刊登)


相关文章
支援系统-技术偕同最隹化的3D技术工具箱
应用於无线充电技术的类三角测量法
穿戴式装置和AI结合 打造医疗新样貌
解决7奈米以上CMOS的接触电阻挑战
我们的下一代会记得牛排的滋味吗?
comments powered by Disqus
相关讨论
  相关新品
Arduino Motor Shield
原厂/品牌:RS
供应商:RS
產品類別:
mbed
原厂/品牌:RS
供应商:RS
產品類別:
Arduino
原厂/品牌:RS
供应商:RS
產品類別:
  相关新闻
» 2019年台湾通讯产业产值小幅成长1.1% 至3.6兆台币
» 科技部领12家医疗科技新创 征战波士顿医疗科技高峰会
» TASS携手SEMI 成立「15T台湾永续供应循环经济联盟」
» 先进制程挑战加剧 英特格协助台湾产业迎接挑战
» 西门子启动智动化全面升级 加速半导体产业数位转型
  相关产品
» 贸泽供货Analog Devices Power by Linear LTM4700 μModule稳压器
» Molex推出Micro-Latch 2.00毫米线对板连接器系统
» 艾讯推出Intel Atom x5-E3940的强固型Pico-ITX嵌入式主机板PICO319
» 大联大友尚推出瑞昱半导体RTS3914的智慧门铃方案
» TE Connectivity全新PCIe Gen 4卡边缘连接器 传输速率高达16Gbps
  相关资源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw