近年来，随着互补式金氧半导体（CMOS）特征尺寸的微小化，为维持晶体管闸极氧化层的稳定度，低电压已成为无可避免的趋势。如图一所示，根据2004年半导体工业协会（Semiconductor Industry Association）所发表的国际半导体技术路径图（International Technology Roadmap for Semiconductors, ITRS）可知，预计于2020年底，超低电压0.4V将被采用[1]。然而，考虑到数字电路的漏流（leakage）及噪声边际（noise margin）等问题，临界偏压（threshold voltage）并未能跟随穆尔定律(Moore’s law)作有效地降低，因而使晶体管的驱使电压（overdrive voltage）随着制程演进而逐渐下降。如此一来，电路特性将受到严重限制，特别是对敏感的射频前端部份。本篇文章，将以互补式金氧半导体（CMOS）组件作出发点，说明低电压对无线前端电路的影响；之后，将分别针对低噪声放大器、混频器及压控振荡器，就传统的低电压架构进行回顾；同时，也将展示我们目前的研究成果。

《图一 2004年国际半导体技术路径图对CMOS制程使用电压之预测[1]》

低电压对CMOS晶体管影响：

转导(transconductance)及操作频率

传统的射频前端电路多以GaAs或BJT技术加以实现；近年来，基于成本及整合的考虑，使用CMOS制程来实现RF IC已渐趋主流。然而，CMOS本身的转导（transcondctance）较GaAs或BJT来得低，所以设计上的挑战相对较大，特别是当低电压使用时。图二所示，为金氧半组件转导对闸极-源极电压的仿真结果，很明显地，当晶体管操作于弱反转区（weak inversion region）时，转导会迅速下降，这对于前端电路而言，是相当不利的。低电压除了对转导有影响外，其对操作频率亦有限制，我们可利用图三作进一步的说明。仔细观察该图可以发现，随着闸极-源极电压的减少，不论是截止频率（fT）或最大振荡频率（fmax），都会成剧烈的衰减，而fmax又与组件尺寸有密切的关联。在低电压的设计中，为了得到适当的转导，往往会取较大的晶体管，如此一来，组件的最大振荡频率（fmax）将会下降，因而使操作频率受到严峻的限制。

《图二 闸极-源极电压对转导的影响。》

《图三 闸极-源极电压对最大振荡频率及截止频率的影响。》

线性度

线性度为RFIC重要特性之一，通常是以IIP3作为指针，根据研究指出[2]，IIP3与非线性系数有如下的关系式：

《公式一》

其中，Z0为50，而c1及c3可利用晶体管的小信号汲极电流（id）与门极-源极电压（vgs）定义如下：

《公式二》

图四所示，为闸极-源极电压对非线性系数及IIP3的仿真结果，我们可以清楚的观察到，低电压对晶体管的线性度实有不良的影响，为了要解决此一问题，可使用顺偏基极偏压（forward-body bias）技巧，以降低组件的临界偏压（threshold voltage）；或将晶体管偏压于图四(b)中IIP3的翘起点（通常称作sweep spot），以改善线性度。相关的细节，如后所述。

《图四 闸极-源极电压对(a)非线性系数及(b)IIP3的仿真结果。》

噪声

噪声为另一项前端电路重要的特性之一，该参数亦会因电压大小而作改变。图五为最低噪声（minimum noise figure）对组件闸极-源极电压作图结果，当操作于强反转区时，噪声几乎与偏压点成弱关系，一旦偏压过低时，晶体管噪声将迅速增加，此乃因除了热噪声（thermal noise）外，扩散电流（diffusion current）所引发的shot noise亦被引入所导致。由于低电压对组件噪声有很大的影响，故需慎选晶体管的偏压点，以利前端电路的设计。

《图五 闸极-源极电压对金氧半组件最低噪声的影响。》

低电压射频前端电路：

一个典型的接收器前端电路架构如图六所示[3]，其主要包含了低噪声放大器（LNA）、降频混频器（downconversion mixer）及本地振荡信号（LO）。其中，低噪声放大器主要功能乃是负责将天线接收到的微弱RF信号以最低的噪声贡献加以放大，而降频混频器则是把LNA放大之RF信号，透过与本地振荡信号端的LO信号相乘，将原高频的RF信号转变为低频的IF信号，以方便后级之信号处理。以下，我们将针对低噪声放大器、混频器及压控振荡器，就传统的低电压架构进行回顾

《图六 典型射频接收器前端电路架构。》

低噪声放大器

CMOS低噪声放大器的设计，传统上采用图七的cascode电路架构[2]。接收到的RF信号，将透过共源极及共闸极放大器M1及M2加以放大；至于输入端的匹配，则运用了L1及L2两电感共同达成，输出端则通常使用电感及电容进行阻抗匹配，以将信号传至下级。由于此一架构相当稳定且容易设计，已被广泛的使用；然而，由于该电路需堆栈晶体管，并不适合操作于低电压下。

《图七 传统的低噪声放大器。》

为了能达成低电压的诉求，一些创新的结构已陆续被提出。图八(a)为一个折迭堆栈式(folded cascode)低噪声放大器 [4]，由于较传统cascode架构少了一驱使电压(overdrive voltage)，故voltage headroom相对较大。图八(a)中，L3与寄生电容组成LC tank结构，于直流时作电流源用，而于交流时，乃于操作频率进行共振，以将M1放大后的信号推向M2。此结构虽然具备低电压的特性，然因使用了PMOS晶体管，增益较低，故若要采用该电路，仍须作架构上的改变。

图八(b)是另一种改良式的低噪声放大器架构[5]，由于该电路为互补式结构，因而使所需电压能获得明显地降低。不仅如此，此结构尚具备电流重用（current reuse）的功能，因此亦能节省功率消耗。虽然该电路结构具备低电压、低功率等特色，但仍有诸多缺点。其一，由于采用互补式结构，使得M1及M2的汲极端为直流不稳定点（unstable dc point），因此需加入共模回授电路（common mode feedback），以稳定控制此点之直流电压值；其二，由于此电路所提供之增益大，因而使得输入阻抗受到米勒效应影响，徒增输入阻抗匹配的困难度。

《图八 (a)折迭堆栈式及(b)互补式低噪声放大器》

混频器

CMOS混频器的设计，传统上采用图九的Gilbert架构。其中，晶体管M1会把接收到的RF电压信号转换为电流信号，透过差动LO信号控制的M2及M3，降频动作将会发生，并可于负载获取IF信号。由于此一架构仍需堆栈晶体管，故并不适合低电压的射频电路设计。

《图九 传统的混频器。》

为了能实现低电压混频器，一些新的电路已陆续问世。图十(a)为一以平方律（square law）为基础的降频混频器[6]，透过放置RF及LO信号于组件闸极及源极端，电路的转换增益（conversion gain）将与偏压呈现弱关系，而仅与晶体管大小有关，故相当适合于低电压操作。图十(b)为另一种低电压的混频器结构[7]，由于并未使用到堆栈结构，所以可使用较低的操作电压；不仅如此，藉由妥善设计变压器的圈数，转换增益也能有不错的表现。

《图十 (a)平方律及(b)变压器耦合混频器。》

压控振荡器

CMOS压控振荡器的设计，传统上采用图十一的电路架构。其中，晶体管M1及M2将提供负阻，以抵销共振腔的损耗，使起振发生。除此，透过可变电容C1的使用，振荡频率可随控制电压的改变而进行移动。当该结构采用低电压时，由于组件转导受到限制，可能会有负阻不足的问题发生，严重的话将导致共振腔无法起振。不仅如此，可调范围、输出振幅及相位噪声等也会因电压的下降，遭受到不良的影响。为了解决以上问题，我们可使用电感来取代电流源[8](图十二(a))，如此一来，电路所需的跨压将会减少，故相当适用于低电压操作。为了能于低电压下获取较高的输出信号，以改善高相位噪声问题，[9]提出一以变压器回授为基础的压控振荡器(图十二(b))，透过此正回授的使用，信号将可超越接地电压及电源电压，如此，输出振幅将会放大，并可得到较佳的相位噪声表现。

《图十一 传统的压控振荡器。》

《图十二 (a)简化式及(b)变压器回授LC tnak压控振荡器。》

目前研究成果：

0.6V 5GHz低噪声放大器

图十三所示，为目前我们所研发出的0.6V 5GHz低噪声放大器[10]，该电路乃基于传统的折迭堆栈式结构。为了能改善增益及线性度，顺偏基极偏压技巧亦被采用，该技术可用公式三解释:

《公式三》

《图十三 使用顺偏基极偏压技巧之折迭堆栈式低噪声放大器。》

该式中，Vt为组件的临界偏压（threshold voltage），而Vt0则是当VSB（源极-基极电压）=0V时的临界偏压，其余则为制程参数。倘若我们让VSB为负，则临界偏压将会降低，相当有利于低电压设计。不过，为了防止过大的顺偏电流，限制电阻RB1及RB2仍需加入。由于本次所提的电路采用了顺偏基极偏压技巧，使得与基极有关的寄生效应将会发生，造成增益会受到影响，故需加入电容CB1及CB2，以将基极端连接到至汲极端。关于制作出的芯片图及电路特性，如图十四及表一所示。

《图十四 使用图十三架构实现的芯片图。》

0.6V 5GHz混频器

图十五为目前我们所研发出的0.6V 5GHz降频混频器[11]，该电路乃采用了互补式电流重复使用架构。其中，M1为transconductance极，而M2及M3则用以作频率转换用。由于在低电压下，线性度会受到限制，故M1的偏压乃位于sweep spot点，该点偏压将会使非线性系数c3(如公式二)接近零，因而大大的提升了IIP3的表现。除此，为了避免过多的压降发生于电阻负载RL，电流分流法（current bleeding）于此次设计也被引入；如图所示，透过R1的使用，流经RL的电流将会大幅度减少，如此，我们将可选择较大的RL，以于低电压下获取较大的转换增益。关于制作出的芯片图及电路特性，如图十六及表二所列。

《图十五 使用互补式电流重复使用之降频混频器。》

《图十六 使用图十五架构实现的芯片图。》

(表二) 图十六芯片的电路表现。

0.6/0.4V 5GHz压控振荡器图十七所示，乃为目前我们所研发出的0.6V/0.4V 5GHz压控振荡器[12]，该结构乃基于传统LC tank振荡器，为了改善低电压下的输出振幅问题，电容回授技巧于此次设计被采用。透过此一回授，输出信号大小将获得明显的改善，同时，相位噪声也因而降低。值得一提的是，虽然此电路颇类似传统的Colpitts振荡器，但由于使用了交互耦合对（cross-coupled pair），故所需的电流量会较少，因而节省了功率消耗。

《图十七 使用电容回授技巧之压控振荡器。》

《图十八 使用图十七架构实现的芯片图。》

(表三) 图十八芯片的电路表现。

总结：

本篇文章，主要针对RF前端接收器中的一些重要区块，就低电压操作的情形下，进行讨论其适用架构及各电路特性遭受的影响。大抵而言，虽然目前已有形形色色的低电压电路架构已被提出，然都仍存在着诸多缺点，如何改善这些缺失同时符合低电压的需求，将是未来设计的一大挑战。作为RF IC的设计者，实有必要厘清各参数之间与电压的关系，以做出一较佳的低电压前端电路。

[1] International Technology Roadmap for Semiconductors, Semiconductor Industry Association (2004). [Online]. Available: http://public.itrs.net/

[2] T. H. Lee, The design of CMOS radio frequency integrated circuits. Cambridge, U.K.: Cambridge Univ. Press, 1998.

[3] B. Razavi, Design of analog CMOS integrated circuits. New York: McGraw-Hill, 2001.

参考数据

[5] T. Taris et al., “A 1-V 2GHz VLSI CMOS low noise amplifier,” IEEE Radio Frequency Integrated Circuits Symp., pp. 123-126, June 2003.

[6] T. Wakimoto et al., “Sub 1-V 5-GHz band up- and down-conversion mixer cores in 0.35-mm CMOS,” IEEE VLSI Circuits Symposium, pp. 98-99, June 2000.

[7] C. Hermann et al., “A 0.6-V 1.6-mW transformer-based 2.5-GHz down- conversion mixer with +5.4-dB gain and -2.8-dBm IIP3 in 0.13-um CMOS,” IEEE Transaction on Microwave Theory and Techniques, vol. 53, no. 2, pp. 488-495, Feb. 2005.

[8] A. Fakhr et al., “Low-voltage, low-power and low phase noise 2.4 GHz VCO for medical wireless telemetry,” Canadian Conference on Electrical and Computer Engineering, vol. 3, pp. 1321-1324, May 2004.

[9] K. Kwok et al., “Ultra-low-voltage high-performance CMOS VCOs using transformer feedback,” IEEE Journal of Solid-State Circuits, vol. 40, no. 3, pp. 652-660, Mar. 2005.

[10] H.-H. Hsieh, J.-H. Wang and L.-H. Lu, “Gain-enhancement techniques for CMOS folded cascode LNAs at low-voltage operations,” IEEE Transactions on Microwave Theory and Techniques, vol. 56, no. 8, pp. 1807-1816, Aug. 2008.

[11] H.-H. Hsieh and L.-H. Lu, “Design of ultra-low-voltage RF frontends with complementary current-reused architecture,” IEEE Transactions on Microwave Theory and Techniques, vol. 55, no. 7, pp. 1445-1458, July 2007.

[12] H.-H. Hsieh and L.-H. Lu, “A high-performance CMOS voltage-controlled oscillator for ultra-low-voltage operations,” IEEE Transactions on Microwave Theory and Techniques, vol. 55, no. 3, pp. 467-473, March 2007.