账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
在线量测针对表徵和控制晶圆接合极度薄化
元件封装3D互连技术创新步伐

【作者: M.Liebens等人】2017年10月17日 星期二

浏览人次:【46374】


元件封装技术的创新步伐从未如今日这般高速并且有趣。以往的资讯经是由导线传送,而近年来,各种3D互连技术在封装中直接将构件相连接。随着3D互连密度呈指数级别的增长,线宽需要微缩至5μm或者更低(窄)。然而,目前的3D-SIC(3D堆叠IC)的互连技术并不能支持这样高的密度。如图1所示,通过并行的晶圆前段制程,并结合晶圆到晶圆(W2W)接合和极度晶圆薄化步骤,以及采用3D-SOC(3D系统晶片)整合技术方案,则可以让3D互连密度提升。



图1 : 针对3D-SOC应用的介电层晶圆至晶圆接合的整合方案。图左至图右分别为:上下晶圆对准、接合、薄化并进行下一步制程,例如TSV(矽穿孔)的後穿孔蚀刻、穿孔、导线和RDL(线路重布技术)。
图1 : 针对3D-SOC应用的介电层晶圆至晶圆接合的整合方案。图左至图右分别为:上下晶圆对准、接合、薄化并进行下一步制程,例如TSV(矽穿孔)的後穿孔蚀刻、穿孔、导线和RDL(线路重布技术)。

在极度晶圆薄化制程的探索和开发过程中,文献[1]和[2]中针对5μm的最终矽(Si)厚度规格,对不同的薄化技术,如研磨、抛光和蚀刻进行了评估。为了比较这些薄化技术,文献中还定义了作为成功的薄化制程必须遵循的多项标准。首先,跨晶圆的最终Si厚度(FST)必须在一定的限度之内,这样才可以保证诸如一个稳定的後穿孔蚀刻制程,并且到达正确的导线层。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
进入High-NA EUV微影时代
跨过半导体极限高墙 奈米片推动摩尔定律发展
2024年:见真章的一年
小晶片大事记:imec创办40周年回顾
运用能量产率模型 突破太阳能预测极限
相关讨论
  相关新闻
» imec推出无铅量子点短波红外线感测器 为自驾和医疗带来全新气象
» 日本SEMICON JAPAN登场 台日专家跨国分享半导体与AI应用
» 双列CFET结构全新标准单元结构 推动7埃米制程
» 台欧携手 布拉格论剑 晶片创新技术论坛聚焦前瞻发展
» 工研院携手凌通科技开创边缘AI运算平台 加速制造业迈向智慧工厂


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8CJDU77SKSTACUK9
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw