本文介绍相位阵列混合波束成形架构中接收器动态范围指标的测量与分析的比较。测量使用32通道开发平台进行验证分析。本文上篇回顾子阵列波束成形接收器的分析，重点是处理类比子阵列中讯号合并点处的讯号增益与杂讯增益之间的差异；下篇则分析开发平台接收器性能，并与测量结果进行比较。最後，就观察结果讨论，藉以提供一个可用於预测更大系统性能的测量与建模基准。

相位阵列波束成形架构大致可分为类比波束成形系统、数位波束成形系统或以上两者的某种组合采用类比子阵列，经过数位文书处理後形成最终天线波束方向图。後一类（基於数位组合的子阵列）结合类比和数位波束成形，通常称为混合波束成形。

在业界对软体定义天线的探索中，人们希??实现全数位相位阵列，以便大幅提高天线方向图的可编程性。在实践中，特别是随着频率提高，封装、功耗和数位处理方面的挑战迫使人们减少数位通道数。混合波束成形缓解了建置工程师常常面对的数位通道密度需求，因此可能会在未来某个时间作为一种实用方案出现。1

图1展示一个代表性混合波束成形架构，显示该架构中包含的主要子系统。大多数混合波束成形系统都是此一概念的某种变体。从右到左观察框图，可以直觉理解该架构：空中的波前入射到天线元件，经过微波电路到达资料转换器，再进行数位文书处理後形成最终的数位波束资料。框图将混合波束成形架构展示为七个子系统的组合：

1.天线元件：将空中的微波能量转换为同轴介质上的微波讯号。

2.发射/接收（T/R）模组：包含接收低杂讯放大器（LNA）和发射高功率放大器（HPA），以及用於在发射和接收之间进行选择的开关。

3.类比波束成形：将选定数量的元件组合成一个类比子阵列。

4.微波上/下变频：如果工作频率大於资料转换器的工作范围，则使用频率转换将工作频率转换为适合资料转换器处理的中频（IF）。

5.资料转换器：将微波频率转换为数位。

6.数位上/下变频：随着高速资料转换器的普及，资料转换器的速率通常大於处理频宽所需的速率。使用资料转换器积体电路（IC）中嵌入的数位上/下变频特性，将同相/正交相位（I/Q）资料流程降低到与应用的处理频宽相称的较低速率，可以节省系统功耗。

7.数位波束成形：最後，将I/Q资料流程加权合并，形成最终的数位波束资料。

图1 : 混合波束成形RF一般框图

微波工程师在混合波束成形架构中面临的挑战之一，是随着系统架构的演变进行性能预测。串联微波分析相关文献非常完备，数位波束成形测量也有文献记载，但实测与建模得到的混合波束成形微波指标比较方面的文献还很有限，缺乏一个用於外推到更大系统设计的基准。

本文将讨论混合波束成形系统的接收器动态范围分析，并比较一个32元件混合波束成形测试平台的测量值和预测值。最初开发的混合波束成形原型平台是为了在一个代表性架构中验证IC设计，并支援X波段（8 GHz至12 GHz）相位阵列架构的快速原型设计。

然而，随着表徵的开始，很明显需要一种系统性预测性能指标的方法。我们的目的是记述分析方法以及测量资料的比较，使工程师能够利用一个经表徵的基准来建构类似但更大的系统。

原型硬体

我们开发了一个32元件的混合波束成形原型平台5，如图2所示。详细讯号链如图3所示。

图2 : X波段（8 GHz至12 GHz）相位阵列原型设计和开发系统

图3 : 原型硬体详细框图

前端由32个发射/接收模组和8个类比波束成形IC（BFIC）组成。两个BFIC输出组合产生四个8元件子阵列。四个子阵列连接到一个4通道微波上/下变频器。该4通道微波上/下变频器再连接到一个包含四个类比数位转换器（ADC）和四个数位类比转换器（DAC）的数位转换器IC。ADC以4 GSPS采样，而DAC以12 GSPS采样。

微波频率设定为8 GHz至12 GHz。内部本振（LO）设定为具有固定IF（中心频率为4.5 GHz）的高端LO。在该IF频率时，ADC在第三奈奎斯特区进行采样。

利用一个商用FPGA板进行资料撷取，我们开发一个MATLAB电脑控制介面，以便能够在真实硬体中快速表徵模拟波形。资料分析及後续处理在MATLAB中进行。

类比子阵列串联分析

除讯号合并点外，所有传统级联方程均适用於类比子阵列的级联分析。如果讯号在合并点处的幅度和相位匹配，并且杂讯不相关，那麽讯号增益和杂讯增益将不同。因此，需要一种方法来以不同方式追踪这些项目。

所用方法

图4说明了所使用的方法。图4a显示了讯号增益和杂讯增益分开的点。真正的合并器具有??入损耗项和理论合并项。这可以用图4b来解释。最後，如果追踪杂讯温度（如图4c所示），那麽可以在每一级的输入和输出端追踪杂讯功率。

图4 : 一种用於模拟相关合并的串联分析方法：分别追踪讯号增益和杂讯增益。追踪元件杂讯温度和折合到输入端的元件杂讯功率提供了一种分别追踪这些增益项的方法。

为了计算任意级输出端的杂讯功率，须将元件折合到输入端的杂讯与输入杂讯线性相加，然後转换回dBm/Hz并加到元件杂讯增益上。

图5 : 方程式1

要根据元件杂讯系数计算折合到输入端杂讯，须计算杂讯温度并转换为折合到输入端的杂讯功率。

杂讯温度（T_e）可以根据元件杂讯系数计算：

图6 : 方程式2

其中T为环境温度（单位为K）。

根据杂讯温度可以计算折合到输入端的元件杂讯：

图7 : 方程式3

其中k为玻尔兹曼常数。

相关合并的直觉描述

讯号与杂讯合并的直觉视图有助於理解该方法的目的。首先假设校准已执行，因此所有讯号的幅度和相位都匹配，并且杂讯不相关，但幅度也相等，合并器输入端的所有通道都是如此。

如果仅致能了部分元件（校准或各种测试和除错配置常常就是这种情况），那麽还需要一种方法来追踪结果。

讯号和杂讯输出位准可以计算如下：

讯号功率 = 输入功率 + 讯号增益

讯号增益 = 20log（开启的通道数）- ??入损耗 - 10log（合并器输

入埠数）

杂讯功率 = 输入杂讯功率 + 杂讯增益

杂讯增益 = 10log（开启的通道数）- ??入损耗 - 10log（合并器输

入埠数）

注意此种方法的结果。表1总结若干类比合并器通道数的讯号增益和杂讯增益，既有每个输入都通电和校准的情况，也有仅一个输入通电和校准而其他埠端接的情况。

级联试算表

我们使用所描述的方法建立图8的级联试算表，其中包括关於追踪已致能元件数量的规定。图中既显示单一元件致能的情况，也显示八个元件致能的情况。

图8 : 串联计算

在资料转换器撷取资料後，对数位资料进行快速傅立叶变换（FFT），进而得到测量结果，因此结果中包含资料转换器规格。追踪的最终指标是ADC指标，称为接收器输入。为了快速验证测量结果，还计算了给定输入功率的预期FFT幅度和互调产物。

（本文作者为ADI技术主管Peter Delos、应用工程师Sam Ringwood及首席电气设计工程师Michael Jones）