账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
零组件科技论坛─「系统级IC设计之成功案例与应用市场」研讨会实录
 

【作者: 鄭妤君】2003年01月05日 星期日

浏览人次:【3742】

零组件科技论坛─「系统级IC设计之成功案例与应用市场」研讨会实录

主题:系统级晶片之应用市场现况剖析

《照片一 工研院经资中心(IEK)IC产业应用部产业分析师 庄伟杰》
《照片一 工研院经资中心(IEK)IC产业应用部产业分析师 庄伟杰》

系统单晶片(System-on-a-Chip;SoC)已成为IC设计的未来趋势,SoC在电子产品中的应用也日益广泛;但究竟什么是SoC?工研院经资中心产业分析师庄伟杰表示,SoC的定义,除了应在百万闸级单晶片中具备记忆体、微处理器(MPU)等基本系统外,还应具备以下几项要素:包括采用较先进的制程(0.18微米以下),具备多重电压(Multiple Voltage)、高容量内嵌式记忆体,以及拥有可重复使用IP、可塑性(Configurable)、可程式化(Programmable)、真实世界介面(Real-world Interface)等特性。


随着电子产品越来越轻薄短小的设计趋势,SoC市场的成长潜力无穷,市调机构Dataquest与IEK的统计数字显示,SoC市场每年成长率皆超过整体半导体市场成长率,在整体半导体市场中的比重亦有逐年升高的趋势;预计到2005年,SoC市场在半导体市场中的比重可由2001年的16%成长为23%,市场值可达469亿美元。从应用层面来看,庄伟杰指出,目前SoC在全球市场中是以通讯产品、消费性电子产品与资讯产品为三大主要应用领域,而以通讯产品的应用为其中主力,虽然通讯SoC市况在2002年受因库存过剩与整体经济不景气之影响,成长表现不如消费性电子SoC来得好,但随着无线通讯技术在人们日常生活中愈趋重要与普及化,预料未来应用于通讯产品的SoC市场成长性仍然看好。


SIP交易规则亟待建立

庄伟杰表示,要设计成功的SoC产品,其中最​​重要的关键在于能够整合不同来源的SIP(Silicon Intellectural Property;矽智财),无论是SIP的来源、SIP间的相容与验证,或是SIP的交易、定价以及资讯取得,都是SoC在设计的过程中必须考量的重要因素;其中不同来源之SIP的验证与整合,可透过技术面来逐步达成,但目前SIP在交易、定价与资讯取得上,却仍因缺乏一套可遵循的规则,而存在着许多问题──包括应将SIP视为软体或硬体来鉴定价格?SIP价格应以使用次数或成为SoC产品后的销售状况来计算?以及SIP资讯透过网路流通,是否可能产生安全性顾虑? ...等等,都常让IC业者感到困惑且无所适从,而这些也是国内希望发展成为全球SIP中心的过程中,必须审慎思考并尽速解决的问题。


在SIP的种类方面,从目前全球前二十大SIP供应商的市场分配状况来看,是以提供MPU(Microprocessor ​​Unit;微处理器)SIP的业者(包括ARM、MIPS、ARC等)名列前矛,市占率超过三成,其次则为DSP(Digital Signal Processor;数位讯号处理器)SIP与提供平台式解决方案的SIP;而MPU SIP在目前市场最大的通讯产品应用领域,市占率更超过了五成。庄伟杰表示,这些以MPU SIP为首的明星级SIP,虽拥有高成长性、高需求量的获利诱因,但相对于其他SIP,其市场进入的障碍也更高,除非以提供更新的产品、更新的解决方案等方式取得优势,否则新进厂商很难与既有的大公司竞争。


台湾地区由于有完整的半导体产业价值链做为幕后支持,SoC产业在国际市场中可说具备了发展上的优势,但庄伟杰亦表示,国内在相关产业的发展上,仍有创新能力不足、欠缺IP Reuse观念以及面临国外大厂挑战的种种劣势与威胁;对国内I​​C设计业者、设计服务业者、IC制造业者、封测业者来说,若能把握优势创造商机、并审慎思考克服困境,将是让台湾半导体产业升级的重要契机。


主题:SoC成功案例探讨

《照片二 美国国家半导体台湾分公司IA & Interface产品应用工程经理 郭智峰》
《照片二 美国国家半导体台湾分公司IA & Interface产品应用工程经理 郭智峰》

有关资讯家电(IA)的议题虽在市场中沉寂了一段时间,但随着无线通讯的发展与普及化,以提供个人资料储存的智慧型手持设备(如PDA)与提供家庭视听娱乐的机顶盒( Set-top Box)等为主力的资讯家电,又成为市场中备受瞩目的新焦点,未来的发展趋势不可忽视。而过去锁定在通讯、资讯等产品应用的SoC,目前也可在资讯家电中见到成功的应用案例。


大部分IC设计业者在推出SoC相关产品时,会将重点锁定在通讯、资讯等需要需要复杂功能与高速运算能力的高阶SoC,以在市场上取得竞争优势;但对于属于消费性电子产品类的资讯家电来说,由于其所需的运算速度与功能,皆不如通讯或资讯类产品来得复杂,因此应用于资讯家电的SoC在选择的考量上也会有所不同。美国国家半导体IA & Interface产品应用工程经理郭智峰表示,一般可先从以下三个方向来评估应用端产品的需求:一是价格(Price),二是耗电量(Power),三是效能表现( Performance),并由这三个方向(3P)推估系统所需的最适当SoC。在价格方面,可由应用端产品或产品零组件的成本,来评估需要何种价格的SoC;在耗电量方面,则是评估应用端产品所需的耗电量大小,与对于电池容量的需求;在效能表现方面,评估终端产品所需的最基本运算与功能,亦是在选择SoC时的关键考量因素。


SoC于资讯家电的实际应用案例

以机顶盒(Set-top Box)、精简型电脑(Thin Client)与智慧型显示器(Mira)等资讯家电产品为例,郭智峰指出,这些不同功能与用途的资讯家电产品,在系统上的需求与设计考量亦有所不同:Set-top Box系统硬体上的设计复杂度较低、嵌入式软体的开发却需花费较大量的时间,还必须考虑影音资讯传输的相关功能表现;Thin Client虽然功能简单,在运算功能与记忆容量上的需求都不大,但由于多大量应用于大型工厂或企业单位,设计上较着重在低成本的考量。由微软最先提出的Mira,其概念Thin Client类似,但由于是具备无线通讯功能的手持式设备,低耗电量就成为在系统设计时必须最优先考量的因素。


郭志峰指出,当希望耗费设计时间与金钱所开发的SoC产品,能广泛运用在不同的资讯家电产品当中,充分运用前所提的「3P」评估标准进行设计,即成为重要的市场致胜关键。以美国国家半导体所开发的SoC产品Geode SCx2000为例,该晶片支援x86的CPU架构,在低耗电量与低成本的议题上也可充分达到客户需求,并可依照不同设备必须加强的功能稍做搭配调整,是目前SoC在资讯家电产品当中的成功应用案例。


SiP前瞻封装成功案​​例探讨

《照片三 钰桥半导体研发部资深工程师 王家忠》
《照片三 钰桥半导体研发部资深工程师 王家忠》

要达到将整个系统整合于同一晶片的目的,除了用以IC前端制程技术为基础的SoC(System-on-Chip)解决方案之外,业者还可以有另一个以IC后段封装制程技术为基础的解决方案──系统级封装(System-in-Package;SiP)。


不同于SoC将系统整合于同一IC上的做法,SiP是以封装技术将多个微小IC整合在同一基板(Microboard)上;与SoC相较,SiP在过程中无须如SoC般,必须花费大量IC设计与SIP整合的时间,更无须动用昂贵的先进晶圆制程技术,所以可节省的成本相当可观。钰桥半导体研发部资深工程师王家忠指出,将经由不同制程技术生产、功能不同的晶片整合在基板上的SiP技术,困难度绝对不会比将不同来源SIP整合到一晶片上的SoC技术来得高,客户还可针对不同的产品需求,自由选择不同的封装方式与基板材质,是在考量开发SoC可能花费的庞大成本之外,另一个同样能达到SoC缩小元件体积、降低耗电量、提高系统运作速度等优点的可选择方案。


王家忠表示,开发SiP产品由于与先进晶圆制程技术无涉,所需的技术种类虽然不少,但都是复杂度不高、或者是已经成熟的现有技术;而系统业者若要选择SiP厂商,第一项优先考量即为该厂商的量产技术-确保完成后的SiP产品可达到低成本、可测试、可修改以及高良率的条件,之后再进一步依照不同的应用需求以及所需整合的元件内容,考量其他的相关技术种类,包括封装的方式、元件间电路连结的方式以及基板材料。王家忠强调,除了以上几个重点,还须特别注意​​电路设计与系统散热的问题,电路的安排牵涉到系统元件间的通讯连结,若设计不当即可能产生杂讯等阻碍SiP内系统运作的问题;而随着需要高效能表现的系统运作速度增加,如何使系统产生的温度,透过对流、辐射或传导等散热方式有效降低,让系统运作不受影响,更是在SiP制程中不可忽视的课题。


朝向3D形势发展的SiP

过去的SiP技术,仍以将组合成系统的多个晶片放在同一个基板平面上的2D形式为主,而将IC与基板连接的方式,则有打线(Wire-Bonding)、覆晶(Flip -Chip)及以软线连接的构装接合(Tape Automated Bonding;TAB)等等技术;但此种封装方式仍有传导路线过长、封装体积太大的种种缺点,过去的MCM(多晶片模组)封装即是一个2D平面形式的SiP案例。王家忠表示,MCM是将多个IC放置于同一个基板平面、再以打线相互连接,但此种封装形式除了以上传导路径长、封装体积难以缩小的缺点之外,在良率的控制上也有其困难;而为了改善以上的缺点,目前SiP已逐渐朝向将晶片以3D形式堆叠封装的趋势发展。


朝3D发展的堆叠式封装分为两种,一是直接先堆叠裸晶并连接于基板后,再进行封装(Chip Stacked),另一种则是将多个封装好的晶片堆叠之后再组合于一(Package Stacked);王家忠指出,前者的Chip Stacked封装方式,最多只能重叠四层裸晶,而且在测试上有其困难度,目前3D形式的SiP仍是以后者的Package Stacked为主,不但拥有可预先测试的优点,可堆叠的层数也较多,而且在组合时仍能透过最新技术缩小成品的体积,迎合电子产品逐渐朝向轻薄短小需求。王家忠表示,目前SiP产品已经成功应用于如记忆卡等产品之中,未来SiP的发展仍将朝向整合现有封装技术、并继续开发先进封装技术的趋势演进,提供客户在选择SoC之外,另一个可选择的系统整合解决方案。


相关文章
台湾学子展现温度感应器设计创意
解析温度感应器应用优势
comments powered by Disqus
相关讨论
  相关新闻
» MIPS卖身的背后 最大获利者是谁?
» [白色家电翻身(2)] 环保和需求出发-谈洗衣机
» 2012年第四季台厂LCD TV出货近1,100万
» IEK:2015中国IC设计业将追上台湾
» 大厂背书 无线充电来了?


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84TBKOOTWSTACUKJ
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw