《圖一　改變人類生活的各種無線通訊技術》

如同Intel的Centrino無線網路平台廣告中所表達的意象，無線通訊的無遠弗屆讓人們有可能脫離辦公室的束縛，重新擁抱自然；亦如Nokia 的手機廣告，無線通訊的傳輸讓在辦公室人們感覺和大自然也只有幾個按鍵的距離。終於人類又有機會回到過去效法蒙古人翱翔天際、萬里長征的年代，我們稱之為「新游牧民族時代」。因此近年來之無線通訊的發展，其實乃著重於行動通訊之發展；換句話說，無線通訊產品之方向，一定要走向更輕、更薄、更短、更小。

射頻單晶片系統

目前行動通訊產品從短小輕薄的眼光來看，現況是如何呢？(圖二)是GSM手機電路之方塊圖[1]。其中紅色代表外接離散之元件；藍色代表砷化鎵（GaAs）；黑色代表矽雙極技術（Silicon Bipolar）；綠色代表互補式金氧半導體技術（Complimentary Metal Oxide Semiconductor；CMOS）。可見行動通訊乃是採用各種製程技術且有許多被動元件未被整合製作於晶片上。

《圖二　GSM手機電路之方塊圖》

在此無線通訊系統中，簡單來說，在接收方面，訊號先由天線接收，經切換開關（採GaAs製程）、頻帶選擇濾波器（高Q材料）、切換開關（採GaAs製程）、低雜音放大器（採Silicon Bipolar製程）、鏡像抑制濾波器（高Q材料）、射頻混波器（採Silicon Bipolar製程）、中頻放大器（採Silicon Bipolar製程）、中頻混波器（採Silicon Bipolar製程）、類比數位轉換器（ADC，採CMOS製程）而輸入到訊號處理電路（採CMOS製程）以轉成所要之資訊。其中混波器尚需有來自本地振盪器（採Silicon Bipolar製程）的訊號。振盪器又受鎖相迴路控制（PLL，在射頻採CMOS製程，在中頻採Silicon Bipolr製程）。在發射方面，則是將經過數位訊號處理電路（採CMOS製程）處理過之訊號，先濾波（高Q材料），再由混波器（採Silicon Bipolar製程）升頻後，濾波（高Q材料）而以功率放大器（GaAs製程）放大，經切換開關（採GaAs製程）、頻帶選擇濾波器（高Q材料）及天線放射出去。

RF CMOS技術為熱門製程技術

目前10 GHz以下之射頻及中頻積體電路仍以Silicon Bipolar技術為主。由於CMOS於低頻及數位電路展現出極高性能與低廉價格，因此能整合高頻Bipolar與低頻CMOS於同一晶片之Bi-CMOS製程為極佳之選擇。特別是矽鍺（SiGe） Bipolar又比Silicon Bipolar性能更優越，故SiGe Bi-CMOS製程目前頗受注目，但其價格比純CMOS高。LNA/Mixer/VCO由Silicon Bipolar或SiGe Bipolar所實現。Channel select PLL則由CMOS製程達成。GaAs製程雖然性能最佳，但價格高、良率低，且無法與CMOS製程整合，故目前只用於需耐電壓高之功率放大器以及要求導通電阻低之切換開關。最近由於CMOS閘極長度越來越短，其操作頻率越來越高，已可達10 GHz左右，因此「RF CMOS」突然間成為熱門的研究題目，因為其可以較Bi-CMOS低之價格而整合射頻、中頻及基頻積體電路。

由上之討論可以得知，行動通訊電路之「版圖」乃是GaAs、Silicon Bipolar（含SiGe Bipolar）、CMOS三種製程技術，呈現三雄鼎立、擁兵自重的局面。毫無疑問在基頻方面，CMOS已建立其屹立不搖的穩固地盤，因此若要達成大一統而將所有射頻及基頻電路全部整合製作同一晶片上，如(圖三)所示，只有CMOS製程較為可能。但以CMOS製程製作射頻電路有二大障礙：一是其操作速度不夠快，二是其被動元件損耗很大。在第一點障礙部分，近年來隨著CMOS深次微米製程技術之進展，已逐步被排除，在文獻中已有不少以CMOS製程製作的GSM 900 [3-4]、DCS 1800 [5]、IEEE 802.11b 2.4GHz WLAN[6]及IEEE 802.11a 5.25GHz WLAN [7-8]等無線電路的報導。在市場上也已有Silicon Lab.之全CMOS GSM/DCS手機晶片組[9]及Atheros之全CMOS 802.11a WLAN晶片組 [10]。至於在第二個障礙部分，則可利用微機電（MEMS）技術來解決突破，在下一段會有更深入的討論

《圖三　整合所有射頻及基頻電路之單晶片》

射頻微機電元件

在上一段的討論中，我們可以確定CMOS製程是最具有資格成為射頻單晶片系統的技術，然而我們也提到利用CMOS製程來製作射頻單晶片（RF Single Chip）仍然會遇到一些與生俱來的障礙，而微機電技術正可補足CMOS電子電路不足的地方。以下我們簡介幾個目前比較可行的射頻微機電元件。

切換器（Switch）

在無線通訊系統中，切換器都用在最前端，主要是作是作傳送與收發訊號（Transmit/Receive）的切換。現在商業化的產品主要是採用固態電子製成的電路，其使用的元件又有場效電晶體（Field Effect Transistor）及PIN二極體（Diode）等二種型式，而以材料而言主要為矽底材及砷化鎵（GaAs）二種。現在砷化鎵的PIN二極體式微切換器由於插入損失（Insertion Loss）較低及切換速度快等特點，已逐漸成為主流，然而其成本較高、無法整合，因此成為微機電領域可以切入的一個目標，因為微機電式的切換器具有更低的Insertion Loss、隔絕性佳，且操作頻率相寬廣，已經有相當多的研究[11,12]在開發適合射頻晶片使用的切換開關。

可變電容（Tunable Capacitor）

一般而言可變電容又稱為Varactor，常用於可調式過濾器（tunable filter）及電壓控制震盪器（Voltage Control Oscillator ；VCO）等。在CMOS製程上可以用PN接面形成的接面電容來當可變電容，其電容值會隨著跨在PN兩端的壓降改變而改變，然而隨著操作頻率的上升，其Q值已變的相當的低，在5GHz時其Q值已和電感相當，如此一來便使得VCO的相位雜訊就變的更差。相對而言，以微機電技術製作之可變電容可以提供許多好處，如Q值的提升、較大的Tuning Range、較高的操作頻率。但受限於製程，一般製作可變電容時以平行板電容為主。這種方式可變動的部份主要是平行板中間間距及二平行板的重覆面積區域。研究顥示電容可以從2.11pF變成2.46pF，可變比例為16％，Q值可達62。

電感（Inductor）

電感在RF IC中伴演著極重要的角色，它對於很多電路設計都非常的重要，例如、雜訊放大器（LNA）、VCO、filter等。可惜利用CMOS製程做出來的電感卻成了CMOS RF IC最大的障礙，它低Q值的缺點，使LNA的雜訊過大、增益降低，另外也使VCO的相位雜訊無法降低。

首先，仔細分析電感的模型可以知道其Q值不高的原因主要有兩個：

(1)來自金屬的損耗，由於傳統CMOS製程並沒有提供一層高導電度的金屬層，使得電感串聯電阻不夠低，直接影響了Q值，而且電阻值會因肌膚效應（skin effect） 隨著頻率的上升而增大。

(2)主要來自基板的損耗，由於矽基板本身具有導電性，使得電感產生很多來自基皮的雜散效應，另外也會有渦電流（Eddy current）的出現，而這些不良的效應都會隨著頻率的增加變得更嚴重。

目前可採用微機電技術針對第二個損耗作改善，其作法是先在佈局時就在IC上留下所欲蝕刻的圖樣，然後根據矽晶格的蝕刻特性對基板作深蝕刻，我們採用TMAH（tetramethyl ammonium hydroxide；氫氧化四甲胺）作蝕刻液，乃因溶液對矽基板等向性蝕刻，因此最後利用側向蝕刻把電感下方的Silicon 基板挖空，只剩電感懸浮在空氣中，如此一來金屬下面沒有了導電層那麼Eddy current 自然也沒有了，另外金屬和基板之間的電阻和電容也會少很多，此實驗結果如(圖四)所示[13]。不過這個方法只能讓Q值在高頻獲得解決，如果想在2GHz以下的操作頻率做改進，必須用另一個方式解決，那就是減低金屬的損耗。要解決金屬損耗而最快的方法就要利用微機電製程高深寬比的特性來實現厚膜金屬的電感。

《圖四　微機電式電感之Q值的改善》

事實上已有許多文獻發表了利用微機電技術（製作於矽基板上）產生高Q值之電感[14]，而最成功的莫過於法國MEMSCAP所製造的電感，他們利用BCB（苯環丁烯）來墊高電感以減輕上述來自基板的損耗，再加上超過10μm的電鑄銅做為電感材料以減輕來自金屬的損耗，其Q值可高達80之世界紀錄電感，如(圖五)。

《圖五　以微機電技術產生高Q值電感》

結論

全世界最大的半導體製造商Intel首席技術長（CTO）Patrick Gelsinger在IDF論壇中披露了幾項拓展矽晶體應用範圍的研究方向，即無線CMOS（CMOS-radio-based）感應器網路、MEMS和光子晶片。由此可見RF及MEMS已經成了無法抵擋的世界潮流。而我們更進一步把MEMS實際應用在RF IC上，並証明RF MEMS對於達到射頻單晶片系統不只可行，而且更是勢在必行。

（作者邱弘緯為台大電機所博士班研究生，呂學士為台大系統晶片中心研究教授）

參考資料:參考文獻

[1]Hitachi internal report.

[2]J. C. Rudell, ..., and P. Gray, "Recent Development in High Integration Multi-Standard CMOS Transceivers for Personal Communication Systems," A talk given in NTUEE.

[3]J. Cros and M. S. J. Steyaert, "A Single-Chip 900 MHz CMOS Receiver Front-End with a High Performance Low-IF Topology," IEEE J. Solid-State Circuits, vol.30, pp.1483-1492, Dec. 1995.

[4] S. Tadjpour, E. Cijvat, E. Hegazi, and A. Abidi, "A 900MHz Dual Conversion Low-IF GSM Receiver in 0.35 um CMOS," Proc. ISSCC , pp. 292-293, 2001.

[5] M. S. J. Steyaert et al, "A 2-V CMOS Cellular Transceiver Front-End," IEEE J. Solid-State Circuits, vol.35, pp.1895-1907, Dec. 2000.

[6] F. Behbahani, .... and A. Abidi, "A 2.4 GHz Low-IF Receiver for Wideband WLAN in 0.6 um CMOS-Architecture and Front-End," IEEE J. Solid-State Circuits, vol.35, pp.1908-1916, Dec. 2000.

[7] H. Samavati, H. R. Rategh, and T. Lee "A 5-GHz CMOS wireless LAN receiver front end, " IEEE J. Solid-State Circuits, vol.35, pp.765-772, May 2000.

[8] T.P. Liu and E. Westerwick, "5 GHz CMOS Radio Transceiver Front-End Chipset," IEEE J. Solid-State Circuits, vol.35, pp.1927-1933, December 2000.

[9] Silicon lab data sheet.

[10]Atheros data sheet.

[11]H. W. Chiu and S.S. Lu, "Quality Factor Improvement of on-Chip Inductors for HIPERLAN RFIC by Micromachining", Asia-Pacific Microwave Conference, Taipei, vol. 2, pp. 859~862, Dec., 2001.

[12]MEMSCAP data sheet.

[13]H.W. Chiu, Shey-Shi Lu and C. M. Chiang, "Process Integration of active devices and micromachined passive components for the Evaluation of Micromachined Active Circuits", SNDT, 2002.