此次的東西講座特別邀請英國類比IP新創公司Agile Analog現身說法，一揭類比與數位設計的差異與新流程。本場次由亞太地區FAE雷明峰先生擔任主講，現場也從不同角度提出對於設計開發與應用方向的看法。

圖一 : 東西講座特別邀請英國類比IP新創公司Agile Analog現身說法，一揭類比與數位設計的差異與新流程。

現今半導體產業，隨著製造技術的領先與高度專業化，研發、製造、設計部門間的多領域合作更是重要，而每個晶片都需要不同的IP設計，高度可配置、跨製程節點的類比IP供應商Agile Analog，建立了一種新方式提供廣泛的類比IP，並適用於所有半導體製程。

Agile Analog成立於2017年，總部位於英國劍橋，其產品和服務是根據客戶所提出不同的參數需求作客製化，致力於補足客戶基礎IP的差異性，將其有限資源用在最高附加價值上，形成互補關係。並利用其Composa平台方法進行自動化模擬，產出適合客戶規格的設計結果。

Agile Analog是一家半導體IP的供應商，IP是SIP（Silicon Intellectual Property）的產業說法，中文名稱為「矽智財」，是一種經過事先定義、經驗證、可以重複使用的功能元件組塊，若將IC設計比喻為堆積木，那麼IP就是各種造型的積木，即IC設計人員可根據不同的IP模組，組合出符合需求的IC。而採用IP的優點在於能加速完成設計、確保設計品質、降低設計成本。

針對目前半導體製造最常見的CMOS製程，雷明峰表示，CMOS具有高抗噪性、低靜態功率損耗，而且根據使用方式的不同，CMOS可以是變容二極管（可作為變電電容以及固定儲能）、電容器、電阻器，甚至是BJT，為當今主流IC生產技術。

圖二 : Agile Analog亞太地區FAE雷明峰

矽驗證每一次修改 IP風險和成本也隨之增加

在數位邏輯電路方面，NAND gate反向邏輯閘，為最基本單元，由兩個PMOS並聯，兩個NMOS串聯，在數位設計上將邏輯電路佈局搭配真值表輔助，多久時間輸出、多少功率、耗電量，可製作出成千上萬的電晶體模擬表，經由查表算出來，得到大型電路運作結果。

類比方面，Differential Pair Amplifier差動放大器，是一種將兩個輸入端電壓的差，以單一輸出固定增益放大的功率放大器，參數需具有電源等級、每一個電晶體的偏壓範圍、電路特性規格需求、頻率反應等；而非理想第二級效應，例如雜訊干擾、穩定度、匹配、線性度/非線性度需求、對稱性等。

雷明峰表示，數位設計流程較為線性、反複性步驟較少、與製程的相關性較低、高自動化；而類比為迴圈式，偏好Silicon驗證、性能和功能通常與製程綁定在一起、低自動化。一個好的類比IP條件，規格需定義清楚、具成熟穩定的電路架構、精準的PDK、完整的模擬、詳細的佈局、有經驗的團隊執行設計。

雷明峰進一步指出，矽驗證類比IP是一個IC或IP是經過量測結過，數據和原先規劃的為一致，成立的條件有製程選擇、設計參數、功能等，隨著對原始版本的每一次修改，IP的風險和成本都會增加，離開原始設計團隊的每一步，問題的風險都會增加。

針對Agile Analog目前所提供的產品與服務模式，雷明峰表示，Agile Analog仍是一家IP公司，提供各式各樣的類比IP，而這些IP是以自動化的方式所生產出來的。他強調，雖然Agile Analog的核心價值是在這個自動化工具，但這個工具目前並沒有授權給客戶自行運用的模式，也不是Agile Analog的服務理念。