無線通訊系統設計的新時代挑戰

第2.5代和第3代蜂巢式行動電話、無線區域網路（WLAN）以及週邊區域網路（PAN）的無線通訊系統，將能夠從“單純語音”轉變為能提供“語音+網際網路”和“語音+多媒體”服務的無線終端機。因此為了語音和高頻寬的多媒體，將要求更高的資料傳輸效率。為了達成此目標，無線標準正利用多樣性的機制，例如多槽（multi-slots）、寬頻通道分配、動態多層QAM、OFDM和M-ary PSK；而對於高資料傳輸率以及高容量數位調變的使用，將需要用改進且有效率的數位處理來補償在射頻/類比傳送接收機區塊的代價和參數的要求。

對於可攜式低成本、低功率傳送接收機，市場競爭和不斷增加的消費者需求迫使設計者規範接收器和傳送機的路徑架構，而此架構能方便整合所有傳送接收機區塊在單一矽基板上。此外，許多半導體供應商正想辦法發展一般性的無線電系統，允許單一個的無線電被多個射頻標準所使用。範例應用也許是一個有單一傳送接收機的攜帶式電話，此傳送接收機允許用戶可使用無線和蜂窩狀的通信網路。在電路層面上來看，這解決方案是讓更高頻率區塊，如低雜訊放大器（LNA）、混波器和壓控震盪器（VCOs）在低成本CMOS或者BiCMOS製程上整合，而可以說整合全部類比區塊和數位化後端部分正是現在所流行的架構。

傳送端和接收器

發送器負責把資料或者訊息來源信號轉變成一種形式，可透過一個物理通道或者媒介傳播。在無線輸送過程中，這種媒介或者通道通常是自由空間（free space），其他媒介還包括電纜和光纖。無論透過什麼物理媒介傳送信號，像是熱或機械式的雜訊、任意失真、時間軸上的色散現象以及此頻道上來自其他用戶的干擾，這些頻道的特性使得傳送的訊號惡化。通常傳送端經由調變過程將訊息或者消息信號對應到通道上。此調變通常藉由弦波載波的振幅、相位或者頻率上有系統的變化來實現，而此載波透過頻道載送訊息。當今的商業的通訊系統展示的載波信號在100 MHz到10GHz的範圍內。基頻訊息頻寬通常為幾kHz到10MHz的範圍內。

除調變之外，在成功的傳送上，訊息信號可能經歷離散和連續時間類型的轉換、資料壓縮和通道編碼、加密、交插換頁（interleaving）、濾波、頻譜的轉移和功率放大，使之能夠克服通道的損壞（impairment）。除了功率放大，數位信號處理被廣泛地用來執行前面所提到的功能，以改進性能、降低成本並且增加彈性。射頻/中頻混波器和I/Q調變器用於調變和頻譜轉移，頻率來源由壓控震盪器和頻率合成器產生。數位類比轉換器（DACs）被用來將數位處理過的訊息來源，轉換為應用在調變、放大和傳送出天線外的類比信號。被動射頻/中頻表面聲波濾波器（SAW）和陶瓷濾波器仍被廣泛使用在傳輸電路上以達偽真信號的排斥和頻譜的完整。

接收器的基礎概念是在強大的頻道外的干擾信號的情況下，放大一個弱信號而沒有增加相當嚴重的雜訊和失真。透過低雜訊放大器以達到最好的雜訊性能，此低雜訊放大器有足夠的增益去克服隨後串接電路的雜訊，且盡可能地接近天線端。接收器也必須提供足夠的線性度和選擇性，來排除不需要的信號和阻礙物。因為接收器必須操作在廣闊的動態範圍，所以增益控制須配合大部份使用的數位調變機制的線性要求，且被要求來防止飽和和通道失真。典型接收器電路被用於數據通訊接收，包括一個天線，預先選擇/影像排斥濾波器、低雜訊放大器、降頻混波器、合成本地震盪器、類比基頻放大器，濾波器和類比數位轉換器（ADCs）。而數位濾波，偵測，解調，解碼等等的過程是由數位訊號處理器所完成。

模擬

相對於數位及許多類比區塊，在無線電傳送接收機裡的射頻/中頻區塊的設計需要反覆設計，是由於在射頻電路性能中挑戰設計規格和製程變化、佈局、包裝和被動元件的容忍的敏感性。然而，因為設計方式的本質，對於雜訊、互調（inter-modulation）、增益、隔離度、輸入/輸出匹配和非線性，射頻電路需要反覆的模擬。

在一些實例中，使用專屬的模擬器來模擬個別區塊是十分正常的，例如低雜訊放大器、混波器或壓控震盪器使用一個射頻模擬器（如Mentor Graphics的Eldo RF）來做一般的模擬；其中的演算法被明確設計有效地處理多音調（multi-tone）的情況，像是在許多高頻率共存而引起互調的情況。然而該模擬器是為了電晶體層面模擬而設計，雖然支援類比的行為模型，卻沒有提供對數位化的模型（VHDL或者Verilog）的支援，因此模型和模擬都必須是類比式的。

“基頻”區塊（類比和數位的區塊）可以採用一名為ADVance MS（以下簡稱ADMS）的工具進行驗證，這是一種支援多語言的混和訊號模擬器，支援SPICE、VHDL、Verilog、VHDL-AMS、Verilog-A甚至是C。

從理論到真實世界的電路與系統

在前面提及的訊號處理電路上，雖然理論上信號流主要是單一方向，但實際系統包含很多區域或全域式迴路，在此使用數位訊號處理或控制邏輯來控制或校正一些射頻的功能。例子包括低－中頻（low-IF）接收器、LINC發送器、動態控制功率放大器（透過數位化幅緣檢測的偏壓調變）、數位化IQ預先失真器...等等。

接收到的信號經常受到衰減（fading）的影響（在接收到的載波幅度上緩慢變化），因此使用自動增益控制來保持恆定的輸出水平。一個標準的自動增益控制系統藉由可變增益放大器（VGA）來放大輸入信號，其增益是控制信號電壓的函數。信號輸出幅緣（envelope）被偵測、通過低通濾波，且與一個基準信號相比。以相比後的差值來產生控制電壓信號。因為一搬來說我們常需要改變信號功率，所以在差異放大器之前使用對數放大器。在已給定的操作環境下，在發送端，也是使用功率控制器以維持或調整輸出水平。通常利用可變增益放大器或者直接調整功率放大器的增益來達到維持或調整輸出水平。通常使用數位訊號處理執行自動增益控制或功率控制，以再次改進性能並且降低成本。

在真實生活中，這些區塊彼此相互作用，即使他們的個體本質不同。宏觀的來看，這些複雜的相互作用的驗證變得非常重要。

使用暫態分析驗證

對系統或者射頻和基頻的電路來說，達成有效率的模擬是一項艱難的挑戰。為了達到合理的模擬速度，通常的方法是使用行為式的模型。有許多商業性解決辦法存在，並建立在資料流同步或者不同步的工程上，或者在基頻模型化上。沒有一個解決辦法是著重在電晶體層面和VHDL/Verilog之間以真實符合要求的方式共存。

數位基頻訊息一般藉由射頻訊號載波在2.4 GHz或5 GHz （例如藍芽或無線區域網路802.11a的環境）。在取得並分析任何有意義的基頻訊息之前，如果使用暫態分析，任何致力於驗証系統的模擬，必須以各種的射頻載波週期執行大量的分析，這主要歸因於射頻載波頻率和基帶訊息頻率之間大的比值。

顯然這就等同於需要很長的模擬時間，也因輸出檔案的大小引起很多問題。處理幾千兆位元組的輸出文件（當處理這些模擬時，這是一般的情形）總是問題的來源。在未有效利用的磁碟空間下，波形觀測器也必須處理巨大的檔案，這經常造成在其效能上無法接受的衰減。

ADMS RF致力於那些射頻元件不能從基頻元件“分離”出來的電路或系統的模擬。基本上它使用ADMS cockpits（使用者界面、netlist架構、函式庫管理...等等），但是它運作於不同的算法，稱作“調變穩態”（modulated steady state），對於這類型電路調變穩態模擬比暫態模擬更有效率。關鍵性的射頻區塊能以SPICE（電晶體層面）或是Verilog-A描述，而數位處理區塊能以VHDL或是Verilog 描述。ADMS RF使用與Eldo相同的元件模型，這意味著所有標準模型，例如Bsim3v3.x、Bsim4、MM9、MM11、VBIC或HICUM 都能被用來描述一個緊密與數位訊號處理功能相互作用的系統的關鍵性射頻行為。

數位化自動增益控制（AGC）

在這應用的例子是一個自動增益控制系統，如(圖一)，此系統含有具低頻濾波的正交相差檢測器，它的目標是保持輸入射頻信號的振幅相對地為定值，以便能放寬在驅動數位訊號處理的類比數位轉換器的要求。該迴路由下列元件組成︰

《圖一　自動增益控制迴路摘要》

差動對數混波器

射頻混波器為典型吉伯特（Gilbert）混波器，以CMOS製作且使用電流輸出。轉換增益為可程式化，以4位元控制碼來控制，如(圖二)。輸出電流鏡被4位元字組所控制，並且他們的增益比可為以數學式：(1 +x)/(1－x)表示的數值，在此x = b0.20 + b1.21 + b2.22 + b3.23 ，當x很小的時候，這數學式接近於指數式(ex)。而為了使混波器的電晶體層面設計正確，多以Eldo RF執行大信號穩態模擬（SST）。然後轉換增益（射頻到中頻）以控制字組的函式所繪製。實際上，此混波器有可程式化轉換增益，範圍約從G0-20dB到G0+20dB，在此G0是額定轉換增益。然而，隨控制字組的增益的變化，在+ /-10dB範圍內是線性的。

《圖二　差動對數混波器－轉換增益對控制字組》

類比處理

當輸入的射頻信號經由差動混波器解調，系統會計算出一個信號，此信號將被用來控制混波器的增益。而這個信號正比與I/Q訊息的模數（modulus）、I和Q的成分（來自混波器的輸出）互不影響地被低通濾波、平方並且相加。這使捕捉瞬時的輸入信號功率不需要前後相位一致，因為Cos2θ(e)+ Sin2θ(e) = 1。由於是GMSK輸入信號，而GMSK為一“恆定幅緣”（constant envelope）的調變機制，所以信號應當為定數（理想上，即在處理的電路和頻道中忽視所有非理想）。但這不一定是其他調變形式的情況。

數位處理

強度信號（圖一中的MAGF）被傳給數位增益控制系統。此信號先由類比轉變到數位，然後與一內部參考標準（內部電流增益大小）相比較。數位控制區塊以非常簡單的模式操作。如果強度信號太低，此增益大小將增加一個單位。相對地，如果強度信號太高，此增益大小將降低一個單位。這比較發生在一個時脈中，其週期為幾微秒，而在時脈週期中，增益大小沒有改變，僅僅保持定值。輸入強度與內部的參考值（對應編碼“7”，即0111為此例）做比較。

所有處理過程都以VHDL 描述。在VHDL裡，便利地描述輸入信號為“real”型態信號。這使類比對數位的轉換是可行的。VDHL語言結構完全獨立於模擬器和演算法，任何VHDL模組都能被使用於ADMS RF，Verilog也是。輸出信號是一個驅動對數混波器的4位元匯流排。請注意，ADMS RF會自動嵌入適當的信號轉換器（對於輸入信號由電性轉到實數；對於輸出由位元轉道對電性）。雖然演算法很複雜，但自動轉換器的嵌入使得非常容易去建立這類型的模擬。在VHDL、Verilog 和SPICE/Verilog-A信號之間，不同類型信號的連結是允許的，正如ADMS本身一樣

以ADMS RF模擬

使用ADMS RF如同使用 ADMS一般。在命令檔中，.TRAN 語法是被一個 .MODSST 語法所取代。使用調變穩態演算法來取替暫態演算法︰

param Tsymbol = 3.7u

sst fund1 = 1 G nharm1 = 5

modsst 0 ' 100 * Tsymbol '

調變穩態分析演算法是一個混合著時間與頻率的演算法。在調變穩態分析期間，（類比）信號以有限階數且伴隨著時變係數的傅立葉級數表示。在每一個時間點，模擬器求出這些係數。然而，模擬器挑選時間點的間隔是根據頻譜（即基頻信號）變化的比率，而在暫態分析時候，這並不是取決於射頻載波上的變化率。

使用簡化的表達式，並且假設在頻率“fund1”有一單一基頻（載波），信號表示為︰

S(t) = vr(out).h(0)

+ vr(out).h(1).cos(w.t) - vi(out).h(1).sin(w.t)

+ vr(out).h(2)cos(.w.t)- vi(out).h(2).sin(2.w.t)

+ vr(out).h(3).cos(3.w.t) - vi(out).h(3).sin(3.w.t)

+ ...

with w == 2.pi.fund1

結果的顯示，與單純的暫態模擬相比，是有點複雜。直流成分能以下指令顯示︰

plot fmodsst vr(node).h (0)

在任何已知諧波（i）附近的時變頻譜，可藉由以下指令顯示︰

plot fmodsst vr(node).h(i) vi(node) .h(i)

例如，使用︰

plot fmodsst vr(node).h(1) vi(node) .h(1)

顯示一數位調變信號的I(t)和Q(t)訊息。

在調變穩態分析過程中，傅立葉展開式的係數全部為複數，這就是為什麼它們須經由vr()、vi()、vm()，vp()或者vdb()函數取得。除 .modsst 和 .plot指令，其餘netlist為正規ADMS netlist。在這技術論文，那些上層部分為SPICE netlist，含有SPICE、Verilog-A和VHDL物件。

ADMS RF使用者界面

如(圖三)所示，ADMS RF使用者界面（UI）與ADMS使用者界面相同，而ADMS本身也相似於ModelSim界面。當設計剛剛載入時的使用者界面，架構（Structure）視窗（左邊）顯示電路的階層，並以色彩指出描述層（紅色：SPICE；綠色：VHDL；藍色：Verilog -A）。在模擬之前，波形（Waveform）視窗是空的，使用者能從Net視窗裡拖曳所想要的信號到波形視窗。

模擬執行370us，這代表100個GMSK信號的符元週期。隨著1GHz載波，這被轉移到37萬個載波週期數。在暫態模擬時，每個週期至少需要10個點來模擬以保持在合理的準確值內，如果使用暫態分析，這將需要370萬點，幸好ADMS RF提供另一種選擇。

《圖三　ADMS RF使用者界面》

模擬結果

為了確認自動增益控制迴路，輸入信號（1GHz GMSK信號）藉由V（ATT）信號以人工方式衰減或者放大：衰減信號顯示在(圖四)中由上往下數的第3張圖之模擬結果視窗裡。當輸入信號的幅度改變時，其變化由類比處理區塊追縱，然後數位化控制區塊計算新的增益以補償振幅的變化。明顯地，因為增益只能給予離散的值（在VHDL，數位化控制區塊輸出4位元控制字組），所以補償從未精確。

《圖四　模擬結果》

在圖四中的第2和第5張圖，顯示輸入和輸出I/Q訊息。在第4張繪圖，數位信號（B0、B1、B2、B3）顯示為數位化（VHDL 標準邏輯）信號。在110us和260us，輸入振幅改變了兩次，每次變化之後，輸出幅度先跟隨輸入，並且在很短的暫態內回應。在該期間內，控制區塊調整數位增益，使其返回到它的額定大小，或者接近於這大小，這是自動增益控制迴路所要求的工作模式。這更清楚地顯示在(圖五)中，在輸入和輸出的波形重疊的地方。

《圖五　重疊的輸入和輸出波形》

因為在混波器的電流鏡上CMOS開關突然開啟或關掉，在輸出波形過程中可見glitch發生。設立位元電性轉換器，使控制信號（B0︰B3）的過渡期發生在10毫微秒內。因為電容量重疊，引起鬼影（glitch）。ADMS RF不是一個純行為的模型化解決方案，在這個例子裡，關鍵的射頻混波器是使用0.25射頻CMOS製程做為模型，所以能抓到每一個glitch。

與暫態模擬比較

在SUN Ultra-5-10上，用ADMS RF模擬此系統大約花5分鐘。在相同的機器、相同的模擬下，如果執行暫態分析，花費大約33個小時，因此模擬速度大約加快400倍，這表示有2到3個級數程度的改進。輸出檔案的大小少於70 kbytes，只計算大約700個時間點（暫態分析則需要370萬個點），即使在每個時間點上工作量明顯地變得更重要，而總加速率相當顥著。

這種迴路將需要多次的模擬，以找到在數位區塊裡數位時脈週期與低通濾波器的數量，以及增益誤差的容忍度...等等，之間最好的折衷辦法。所有的參數直接影響了迴路的速度和穩定度。每次執行只需5分鐘，可測試及驗證許多組合並且達成最佳化設計（optimize the design）。理想情況下，一次也可以同時執行許多驗證模擬，包括改變電源供應大小和溫度、在混波器不同的架構裡引入一些不匹配、在輸入的信號裡引入增益的不協調...等等，換句話說能在量產之前徹底驗證設計（verify the design）。

結論

這篇技術論文說明ADMS RF在數位自動增益控制迴路模擬的使用。這樣的系統是一個緊密整合射頻和數位訊號處理功能的例子。對於這類的問題，ADMS RF提供一個迅速、有效且精簡的解決辦法。對這個例子來說，此模擬與ADMS標準（暫態）模擬相比，速度加快400倍。（作者任職於Mentor Graphics）