帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
使ESD保護跟上先進製程的腳步
 

【作者: Robert Ashton】   2012年08月24日 星期五

瀏覽人次:【20657】

先進的CMOS製程技術使IC設計人員能夠提供更高性能的元件,但也增加了額外電路板級靜電放電(ESD)保護以確保終端產品可靠性的需求。


IC製程技術趨勢

先進的CMOS技術使半導體供應商能夠生產特徵尺寸日趨減小的積體電路(IC)。減小IC特徵尺寸的優勢不計其數。特徵尺寸越小,就使電路可以佔用更小的面積,使IC能夠以更小的矽片面積承載更多功能,而且每顆IC的成本更低。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

相關文章
解鎖新一代3D NAND快閃記憶體的垂直間距微縮
最新超導量子位元研究 成功導入CMOS製程
邏輯元件製程技術藍圖概覽(上)
晶片上拉曼光譜儀問世 開創多元的材料分析應用
Certus-NX 引領通用 FPGA 創新
相關討論
  相關新聞
» 代理型AI框架加速落地 強化安全、實時邊緣AI應用
» 產發署核定「晶創IC設計補助計畫」28案 將創造360億商機
» TrendForce指點2026科技版圖:晶圓代工呈兩極化發展
» 經部核定「IC設計攻頂補助計畫」 聚焦AI、高速互聯與邊緣運算
» 經濟部TIE展出65項科技 大阪世博亮點首度在台亮相


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2026 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HKA1GA0OT9ISTACUKD
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw