有過全身健康檢查經驗就會知道，要確定功能多樣化且內部結構精密的人體沒有“故障”，必須經過許多繁複的程序，花費的時間也不少；類似的狀況，電路設計越來越複雜的IC，在測試上也面臨更多挑戰。以往的IC多只擁有單一功能，測試步驟單純，但在SoC（系統單晶片）的設計趨勢之下，整合多種功能的IC在測試上所需的技術難度日益升高，在測試成本上也讓廠商感到負擔沉重；為此，在前段的IC設計流程中，採用可測試性設計（Design for Test；DFT）解決方案，成為廣受市場重視的一項應對策略。

所謂DFT，是在IC設計中預先將一些與測試設備相對應的參數或是電路植入晶片佈局中，藉此提高IC的測試覆蓋率，如此一來不但能將複雜IC的測試難度與成本大幅降低，也能提高測試的品質、確保IC的“健康”。DFT其實並非新科技，相關技術的研發歷史已經超過10年，只是隨著IC製程的不斷演進與SoC的趨勢面臨許多更新的挑戰；此外以往幾乎只有極少數高階晶片採用的DFT技術，也成為IC設計領域常見的解決方案。本文將帶領讀者認識這個未來IC設計進程中不可或缺的關鍵技術。

與EDA工具關係密切的DFT技術

完整的DFT流程包含了前段IC設計與IC製程後段的測試部份，因此相關解決方案必須有EDA工具與自動測試設備（Automated Test Equipment；ATE）的相互搭配，兩者相輔相成、缺一不可；但由於設計方法仍是DFT的關鍵所在，目前市面上大多數的DFT解決方案在這篇文章中主要探討的是前段設計流程所需的DFT工具市場現況。一般常見的DFT技術包括了：

以上的各種DFT技術可以視晶片的功能需要，相互搭配應用以確保測試品質的提升；但傳統DFT方法還是讓不少IC設計業者卻步：包括各家廠商提供之解決方案五花八門、缺乏統一標準而應用不易，以及必須加入IC設計中的測試結構，可能會干擾原有設計電路或造成晶片體積變大等缺點；而隨著半導體製程逐漸朝向奈米等級邁進，訊號傳遞速度越來越快，如何能讓測試技術也能跟上其腳步，並能更進一步提高測試品質、改善以上舊有的DFT技術缺點，各家DFT工具供應商無不費盡心思投入研發。

根據知名市調機構Gartner Dataquest估計，2004年整體DFT市場有美金1.3億元以上的規模，龐大的商機吸引全球EDA廠商、測試設備業者以及相關解決方案供應商爭相投入。由於DFT技術仍有其門檻，目前DFT工具市場出現廠商集中度較高的狀況；根據工研院經資中心（IEK）引述Gartner Dataquest在2003年發布的統計數據，包括Synopsys、Mentor Graphics、Fluence Technology*、Logic Vision等前四大廠囊括全球近九成市場，佔有率依次分別為48％、17％、16％與8％。（*註：據了解，Fluence Technology已輾轉被併購至測試設備業者Credence旗下）

DFT解決方案供應商各顯神通

DFT技術由於與前段IC設計流程關係密切，因此EDA工具大廠Synopsys、Mentor Graphics等能迅速擴張其市場版圖，而其他中小型業者除非擁有獨特技術做為競爭優勢或是得到有力的支持後盾（如與後段IC測試設備的結盟），要切入此一領域並非易事。以下進一步藉由各主要DFT廠商現況來看目前該市場現況。

Synopsy以整合優勢稱霸市場

在DFT工具市場排名第一的Synopsys，佔有率高達48％，席捲近五成的全球市場；讓Synopsys穩坐龍頭寶座的主要優勢之一，即是該公司將DFT技術與其原有的平台式設計工具結合，客戶只要在單一環境當中就能將DFT解決方案加入其設計。Synopsys測試自動化產品部門行銷經理Cy Hay表示，對於IC設計業者來說，如果採用DFT是需要再另外學習新的設計方法或是接觸新的工具，也是一種設計時間成本上的負擔，因此讓工程師最能接受的方式就是將DFT工具與原本所使用的EDA平台結合。

Synopsys在2003年發表的“Galaxy”設計平台（Design Platform），即具備了整合多樣化設計工具的彈性，包括該公司的DFT Compiler、TetraMAX ATPG、Physical Scan Synthesis、SoCBIST等DFT相關解決方案；該公司並在今年3月發表DFT Compiler單一指令（one path）測試合成工具的第二代──DFT Compiler MAX，鎖定0.13μm以下深次微米（Deep-submicron；DSM）IC測試挑戰，希望協助客戶提升高接製程IC的測試品質與產品良率。

Synopsys能在DFT市場贏得高佔有率，除了有設計平台工具做為有力的後盾，對於相關技術的研發也投入不少資源；Cy Hay指出，DFT領域有一位教父級的專家Dr. T. W. Williams，早在1970年代即發表許多以掃描、測試合成為基礎的論文，相關DFT解決方案獲得業界廣大迴響，後來Dr. Williams加入Synopsys帶領DFT研發團隊，也讓該公司的DFT實力大為提升。

Cy Hay進一步表示，IC進入深次微米世代，除了本身線路間距縮小所產生的干擾、故障等問題，在生產線上也可能遇到來自光罩、製程材料等因素造成的錯誤，這些已經是舊有的測試方法無法負擔的狀況，也是Synopsy發表新DFT Compiler MAX的主要動機。新的解決方案採用壓縮技術將測試鏈縮短，卻不影響測試覆蓋率，也能因此避免對IC本身電路產生干擾；除了縮短測試時程的優點，Hay亦強調該技術能與ATE設備配合提供良率分析的功能。

Synopsys的DFT解決方案與市場主流ATE大廠Teradyne、Advantest、Credence與Agilent皆能相互搭配，而與測試設備端業者間的相互合作，也是DFT工具業者經營市場皆非常注重的關鍵。

《圖一　Synopsys測試自動化產品部門行銷經理Cy Hay》

Mentor Graphics提供多樣化解決方案

同樣為EDA領域大廠的Mentor Graphics，該公司的DFT解決方案包含了包括ATPG、嵌入式決定性測試（deterministic test）、先進記憶體測試、邏輯BIST和邊界掃瞄等主要類別技術，並可提供包括測試圖樣模擬和誤差檢查（mismatch）、除錯、故障分析與診斷以及正規驗證等相關配套流程。在多樣化的解決方案中，Mentor Graphics的專長在於ATPG與BIST兩大類DFT工具相互搭配的靈活運用。在ATPG方面， 名為FastScan的ATPG工具套件，可利用全面掃描或結構化局部掃描方式，為IC產生高品質測試向量，並與其他掃描合成、邊界掃描等工具整合，在複雜的晶片設計中亦能在測試覆蓋率與處理容量上有不錯的表現。

此外在BIST技術方面，Mentor Graphics所提供的解決方案分為專供記憶體測試（用於嵌入式SRAM和ROM記憶體）的MBIST，與一般邏輯晶片測試應用的LBIST。一般應用的LBST即是採用在晶片中加入內建測試電路的方法，不需要在ATE機台加載測試向量，且能再晶片的工作頻率下進行實速測試，因此能有效降低測試成本、縮短測試時間。而鎖定嵌入式記憶體應用的MBIST，能產生可合成的Verilog或VHDL、合成執行期間命令文稿（synthesis runtime scripts）、模擬的測試平台（testbench）以及自動測試設備的WGL輸出；並支援常用的記憶體測試演算，亦允許客戶採用自行定義的測試演算法。

而對於深次微米製程對DFT所帶來的種種挑戰，Mentor Graphics亦在相關技術的提升上不遺餘力；其中為解決高階晶片在實速測試向量數目增加上的問題，該公司採用嵌入式壓縮技術推出新一代的ATPG工具TestKompress，一方面能減輕ATE機台的負擔、一方面也將晶片上掃描鏈數量增加、長度縮短，以降低測試成本與減少測試時間。此外還有將ATPG與MBIST結合研發的Macrotest工具，則是能改善大面積BIST電路對記憶體陣列時序特性的影響。

《圖二　LogicVision資深產品行銷總監Stephen Pateras示範測試機台》

LogicVision專攻BIST解決方案

不同於前兩家EDA廠商提供較多樣化的DFT工具，LogicVision則是專攻BIST領域，研發相關IP與應用軟體工具。LogicVision總裁暨執行長Jim Healy表示，一般IC在出晶圓廠之後，尚需花費六個月左右進行每一顆晶片產品的功能測試，且一旦IC的功能越複雜、時間也會更長，而採用該公司BIST解決方案的晶片測試速度是一般晶片的十分之一，整體可為客戶節省一個月左右（31天）的時間，而對於邏輯閘數量龐大、深次微米製程的晶片來說，其效果更為顯著。

除了IP，LogicVision也提供可在PC平台上操作的管理軟體介面，使用者可設定所需的測試條件，並該透過該介面迅速找出錯誤、進行診斷；這套介面並沒有測試量的極限，LogicVision也積極與各大半導體測試設備廠商合作。LogicVision的優勢所在就是專利技術，雖然有不少DFT工具廠商加入競爭，但該公司仍在BIST領域保持領先，擁有7成左右的佔有率。在行銷策略上，LogicVision則是與IDM廠或無晶圓IC設計業者密切聯繫之外，也與其他的IP供應商進行合作，以結合行銷的方式企圖更進一步拓展市場版圖。

結語──台灣的DFT商機與挑戰

以往DFT由於相關工具與技術成本較高，因此以歐、美、日本等地大廠高階晶片為應用大宗，是台灣市場較為陌生的技術；但隨著台灣的IC設計產業發展日益蓬勃，DFT也早已經不再“曲高和寡”。目前台灣市場除了有DFT工具大廠包括前面所介紹的Synopsys、Mentor Graphics與LogicVision等國外業者，透過台灣本地分公司或是代理商推廣相關解決方案，本土業者蔚華科技（LogicVision、Credence之代理商）以及工研院系統晶片技術發展中心（STC），也投入自有DFT解決方案的研發。

為尋求IC產業永續成長的動力，台灣積極發展成為全球SoC設計中心，因此DFT技術是否能得到國內IC設計業界接受與普遍應用，也成為設計業者能否在激烈競爭的市場中搶得產品上市時程先機、獲取成功的關鍵。根據工研院IEK所做的綜合資料比較資料，如(表一)，台灣的DFT技術應用在邏輯IP核心與嵌入式記憶體方面，採用BIST的腳步已跟上國際半導體技術藍圖（ITRS）水準，但在類比BIST與的邏輯IP的內建自我修復（BISR）部分則稍嫌落後，廠商仍有很大的努力空間。

台灣IC的競爭優勢在於完整的產業鏈，展望未來，若IC設計產業在發展SoC相關產品時，能結合DFT技術並刺激國內DFT市場的成長，再與下游測試業者有良好的搭配，三方結合的力量必定對推動台灣整體IC設計產業水準提升有很大的正面助益，值得產業各界審慎思考。

延 伸 閱 讀	Mentor Graphics宣佈Tata Consultancy Services決定採用Mentor Graphics的可測試設計（DFT）工具，藉以支援各種複雜的製程技術和設計流程。相關介紹請見「Tata Consultancy Services選擇Mentor Graphics可測試設計工具」一文。 半導體測試與封裝服務供應商ST Assembly Test Services（STATS）最近擴充其具有可測試設計（DFT）性能的整合式解決方案。你可在「STATS推出DFT方案可降低測試成本並縮短研發周期」一文中得到進一步的介紹。 已有近30年市場資歷的半導測試設備廠商Credence在2004年3月宣佈與另一家設備業者NPTest合併，企圖以「1+1＞2」的加乘效應站穩競爭優勢。在「新Credence台灣團隊亮相　主打SoC測試設備」一文為你做了相關的評析。

相關組織網站	Synopsys新思科技 LogicVision 蔚華科技