今日超大型及複雜的ASIC及FPGA設計使用了大量的IP，這些IP區塊可能是一般用途的處理器核心，數位信號處理器(DSP)核心，記憶體控制器，通信功能模組等。這些佔了整體設計絕大部份的外部IP，通常來自一些不同的IP供應商。

由於每個IP區塊代表了大量的時間及投資，毫無意外的，IP供應商當然希望能保護他們的機密。這可經由對原始碼加密來達成，這種方法意味者透過編碼，讓未獲得授權的廠商，無從理解其內容。

這個問題在於電子設計流程中仍缺乏一套讓業界互通的加解密標準，造成不同的IP及EDA供應商各自採用不同的自訂方案，導致不同組織中大量的支援負擔，這對使用者很困擾，而且導致不一致性(如：電路模擬時，用的是一種IP區塊版本，但合成電路時，卻採用另一種版本)。
...
...