帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
SiP成功整合DRAM 小公司挑戰大商機
專訪Inapac營運部副總裁Fan Ho

【作者: 鄭妤君】   2004年09月03日 星期五

瀏覽人次:【10997】

雖然SoC(系統單晶片)已經成為IC設計的主流趨勢,但其設計的高複雜與高成本對電子產業界來說仍是短時間內難以跨越的門檻,尤其是以市場價格為導向的消費性電子產品;為此,採用系統級封裝(System in a package;SiP)的解決方案也應運而生。以晶片封裝技術來達到高整合度與節省空間目標的SiP,效果與SoC相去不遠,且能節省大量IC設計成本,具備龐大商機潛能的市場吸引全球半導體封測廠商積極投入,競爭情況十分激烈,其中有一家崛起於美國矽谷的無晶圓廠業者Inapac(英沛科技),則以SiP所使用的記憶體設計為市場切入點,企圖以其獨特的專利技術拓展一片天空。


《圖一 Inapac營運部副總裁Fan Ho》
《圖一 Inapac營運部副總裁Fan Ho》

SiP所需的記憶體有何特出之處?Inapac營運部副總裁Fan Ho提出說明指出,目前的SiP技術在結合各個不同功能的IC以形成“系統”的過程中,記憶體的整合是一大挑戰,原因是傳統的DRAM需要經過12~24小時的預燒(Burn-in)程序來確保晶片品質,因此無法與其他晶片一同整合進SiP中。但目前具備各種影音功能的可攜式電子設備,對於更小體積晶片與更高容量的嵌入式記憶體需求日益增加,克服以上瓶頸成為一大挑戰。誕生於2000年、由多位資深DRAM業界人士創立的Inapac在此一趨勢之下,成功地以獨家的“電壓感生預燒模擬(Voltage Induced Burn-In Emulation;VIBE)”技術,推出了為SiP設計的DRAM顆粒;所謂的VIBE是利用一種特殊電路來控制與其他壓力機制組合之DRAM內部的訊號與電源,以模擬業界標準的爐式預燒效果,而這些程序皆可在晶圓階段就完成,使取得的DRAM顆粒擁有與封裝後產品相同或更佳的品質與可靠性,無需再進行耗費時間與成本的的預燒程序。


Fan Ho表示,Inapac所推出的SiP DRAM解決方案,特別適用各種需要輕、薄、短、小設計的多功能消費性電子產品,廠商能將DRAM與ASIC整合成SiP,除能達到節省機體內部空間的效果,也能降低系統耗電量與電磁干擾等問題,提高信號的完整性。目前Inapac已開始提供容量從16M到128M、匯流排寬度從16位元到128位元的SiP專用DRAM晶片,並且有JEDEC或定製介面的高速、超低功率版本可供選擇,此外也提供客制化的DRAM晶片設計與多晶片封裝技術支援,客戶包括行動電話、數位電視、平面顯示器、掌上型電玩等設備的廠商。在台灣市場,Inapac除透過代理商的支援,也在新竹設置了客戶支援中心,並與國內DRAM大廠茂德(ProMos)有良好的合作關係。Fan Ho表示,市場上尚未見到有其他的競爭對手提供如Inapac的產品,因此該公司也希望能以這樣的獨特技術打開亞洲區市場,提供本地客戶更接近的支援服務。


相關文章
我們能否為異質整合而感謝亞里士多德?
以半客製化系統級封裝元件解決病患監測應用挑戰
UWB晶片正面臨SIP或SoC的抉擇
微電子大都會的建築師
晶圓級封裝產業現況
comments powered by Disqus
相關討論
  相關新聞
» Ansys與台積電合作多物理平台 解決AI、資料中心、雲端和高效能運算晶片設計挑戰
» Microchip為太空應用提供搭配RISC-V架構耐輻射 PolarFire SoC FPGA
» 科思創發佈2024業績表現預測 持續擴大再生能源使用
» PCI-SIG正式公布PCIe 5.0和6.0的CopprLink電纜規範
» A+計劃補助電動車產業 驅動系統、晶片和SiC衍生投資3億元


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.145.69.255
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw