帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
強化並保護行動硬碟機
綜觀硬碟保護雙軸加速計技術

【作者: Wenshuai Liao、Yiming Zhao】   2006年12月12日 星期二

瀏覽人次:【3501】

可攜式設備如筆記型電腦、媒體播放器、PDA(個人數位助理器)或最近興起的UMPC等產品呈現爆炸性成長,搭配各種有線寬頻(如ADSL、 Cable)以及無線寬頻(如 3G、WLAN或者WiMax )等技術的發展,更多影音等體積龐大的檔案資料得以透過高頻寬的傳輸,即時傳送到消費者的可攜式產品裡面。這種種原因都加速了行動硬碟機(HDD)的需求激增。


微型硬碟是UMPC主要儲存裝置

由於儲存媒介的成本逐年降低,各種儲存裝置的容量也隨著半導體製程的進步不斷提高,並持續朝著小型化與高容量兩大方向發展,讓許多可攜式終端產品紛紛開始內建記憶卡擴充槽或者微型硬碟,以方便使用者進行大筆資料的儲存。


高階行動裝置例如UMPC對於儲存裝置的需求有其特殊性。除了需要體積小、容量大等特點之外,為了配合其高行動特性,因此在儲存裝置的防震保護方面也有非常高的必要性。為了這些特性,必須探究UMPC究竟該採用哪種儲存裝置。


UMPC的主要儲存裝置大致上可分為硬碟機(HDD)與NAND Flash記憶體兩種。


NAND Flash記憶體由於體積小、功耗低小與讀寫速度更快等優點,的確可成為UMPC產品理想的主要儲存裝置。但是目前由於NAND Flash每單位成本依舊偏高,因此在UMPC產品上以NAND Flash擔任主要儲存裝置的依然很難達到普及的程度,目前在SONY VAIO UX系列UMPC產品裏面,內建了容量16GB的NAND Flash記憶,然而這樣的容量很難與動輒上百GB的硬碟機相抗衡。因此目前UMPC產品還是以微型硬碟(例如1.8吋微型硬碟)為主要資料儲存裝置,而NAND Flash由於具備了獨特的行動裝置儲存特性,未來在成本與容量的問題解決之後,勢必將成為UMPC的主要儲存裝置。


因此,當這些內置硬碟的可攜式電子產品意外掉落時,對於保護硬碟機避免激烈撞擊的迫切需要也隨之而起。


為能使硬碟更加強固,它們的抗衝擊力也必需強化,不管是主動式或是被動式。被動的做法僅僅用吸震材料來讓裝置得到緩衝,通常是用橡膠或是凝膠。這些東西不能保護掉落超過一公尺的裝置,不過,這樣也防止它們在可攜式設備上使用。主動式做法是當偵測到掉落時,用加速計讓讀寫頭停止,因此能預防讀寫頭與轉盤之間的撞擊。這種做法最早被商品化用在IBM於2003年10月發表的筆記型電腦中。


當一個物體突然掉落時,加速度被以三軸為方向的加速計偵測到後變成零,因為加速計朝地面以如落體一樣的相同速率加速。角加速度也可能告知該物體。


傳統的硬碟保護演算法是以自由落體建模為基礎。從加速計的輸出可被分成四個連續的區間,包括:


  • ●靜止;


  • ●滾動;


  • ●自由落下;


  • ●撞擊。



行動硬碟的保護

當物體被推離桌子時,則加速計在「靜止」、「滾動」和「自由落下」的區間中加速度很小,但是對撞擊卻是快速增加。


假始掉落可以早一點被辨識,保護動作就可以有更充裕的時間。感測器輸出在「滾動」期間真的有變化,但是這個變異並不能充份被判斷出可直接觸發硬碟保護的過程。不過,假如函數等於X和Y軸加速計輸出時間導數的平方和,則在「滾動」期間可被偵測到大信號,如(圖一)所示。測定圖的計算是來自於一顆12位元ADC的輸出。圖中樣本為5ms的增加量。



《圖一 差動加速演算法—(dX/dt)2 + (dY/dt)2 和 (dZ/dt)2 + (dY1/dt)2的時間導數圖》
《圖一 差動加速演算法—(dX/dt)2 + (dY/dt)2 和 (dZ/dt)2 + (dY1/dt)2的時間導數圖》

差動加速演算法實做

一如預期的,時間導數平方的總和在「滾動時間」期間相當大,但是在「自由掉落」期間就相當小。這事件的結果可以在掉落發生時,被用來提供一個可靠的指示。


針對此一問題,現在可以建立一個新的測試演算法,稱之為差動加速演算法。


《公式一》
《公式一》

主要用以達成此差動加速演算法的系統元件是雙軸加速計、雙軌至軌放大器和智慧型傳感器前端,如(圖二)簡化電路圖所示。這顆加速計包含一個感測器和信號調節電路,實現開放迴路加速量測。類比輸出電壓與直角加速度成正比。表面微機械多晶矽感測器由多晶矽彈簧懸吊在晶圓的表面。


用一顆由矽晶上固定的指狀物與所形成的差動電容附著在感測器上的移動指狀物,它的變異因此被量測到。固定的磁盤是受到180°異相位的方波所驅動。當裝置受到一個加速力,電波束偏折光束偏差使差動電容器不平衡,如此就會造成一個輸出方波的振幅與加速度成正比。相位靈敏的解調電路會改正信號並決定是否加速,與加速度是正或負。



《圖二 硬碟保護硬體系統簡化電路圖》
《圖二 硬碟保護硬體系統簡化電路圖》

設計工程師可能會問是否一顆三軸感測器對硬碟機保護而言是必要的。這個答案是「否」。根據圖二所顯示,在實現如前討論的差動加速演算法的保護系統中使用了雙軸加速計,工作任務表現的相當出色。除了更低的成本外,採用雙軸感測器的做法也節省空間並降低功率消耗。


結語

在本文所建立的硬碟保護系統中,開始自由落體和當警告信號產生之間的響應時間是40毫秒,有每通道每秒300個取樣的取樣率,以及100Hz的感測器頻寬。用來停止硬碟讀寫頭所需的時間不能超過150ms,所以從保護的自由落體到完成停止的全部時間不超過190ms。這比一部掉落3呎的可攜式產品所需的432ms遠遠更低。


---本文作者均任職於ADI美商亞德諾---


相關文章
台北IDF:Intel展現MID平台新風貌
UMPC特色值得NB借鏡
生物辨識技術應用優勢探討
UMPC你還等什麼?
泛談UMPC的架構與定義
comments powered by Disqus
相關討論
  相關新聞
» 調研:2027年超過七成筆電將是AI PC 並具備生成式AI功能
» 新唐科技MA35D0 微處理器系列適用於工業邊緣設備
» SIG:2028年藍牙裝置年度總出貨量將達到75億台
» 羅姆旗下SiCrystal與意法半導體擴大SiC晶圓供貨協議
» 美光針對用戶端和資料中心等市場 推出232層QLC NAND


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.15.219.217
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw