串聯AI傳輸最後一哩 聚焦PCIe演進與CPO矽光量測挑戰

隨著AI運算需求爆炸性成長，資料中心對傳輸需求也呈現指數級提升，傳統的連連技術也面臨新的瓶頸。在CTIMES主辦、思渤科技贊助的「串聯AI傳輸最後一哩」的東西講座中，業界專家便針對PCIe演進下的訊號完整性（SI）、共同封裝光學（CPO）伺服器架構，以及熱電耦合模擬自動化等三大核心議題進行深度解析。

圖一 : CTIMES主辦、思渤科技贊助的「串聯AI傳輸最後一哩」的東西講座

PCIe 6.0/7.0演進：PAM4調變下的訊號完整性考驗

思渤科技CAE資深技術副理陳冠忠指出，AI訓練對頻寬的需求推動了PCIe介面每世代翻倍的演進速度。從PCIe 6.0開始導入PAM4調變技術，雖然在相同奈奎斯特頻率（Nyquist Frequency）下實現了雙倍頻寬，但其四電平訊號導致眼圖高度大幅降低，訊噪比（SNR）懲罰較傳統NRZ增加了約9.6dB。
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載