AI最近因與ChatGPT等自然語言處理器的驚人能力而受到更多關注，但當應用在晶片設計的各個階段，包括設計最佳化、佈局、模擬和驗證下，人工智慧演算法可以幫助更有效地探索設計空間，能比傳統方法更快地發現最佳設計配置。

晶片業者正利用AI來突破嚴格的設計約束

由於數十億個電晶體被置放在一個很小的區域內，因此工程師的設計目標儘管受到嚴格的限制，仍要達到最佳化設計。

這是由於晶片面積必須不斷的被極小化，以滿足當今產品對於外形尺寸的要求，以及降低製造成本。這使得佈局的功耗備受關注；功耗同樣會影響部署成本以及晶片對環境的影響。某些電路密集區域或配置容易過熱，無法大量使用需要外部冷卻裝置來獲得解決，需要更巧妙的電路佈局。因此考慮到這些和許多其他因素下，往往工程師需花費大約8~9個月的時間來開發出能符合每項嚴格要求的電路佈局。

另外，根據Deloitte Global預測，到2023年，全球半導體業者將投資高達3億美元，用於提高晶片設計效率，和人工智慧工具上，在未來四年內將在這一數字基礎上每年成長20%，到2026年預計將超過5億美元。對於2023 年市場規模達到6,600億美元的全球半導體產業而言，這並不是非常龐大的支出，但這對於投資回報來說卻是非常巨大與意義重大。

人工智慧設計工具不僅協助晶片業者能夠突破摩爾定律的界限、節省時間和金錢，以及緩解人才短缺，同時，還可以提高供應鏈的安全性，並有助於緩解下一次晶片短缺的危機。換句話說，雖然設計晶片所需的人工智慧軟體工具的單機授權許可證可能只需數萬美元，但由透過此類工具所開發的晶片產品價值可能高達數十億美元。

因此，為了加快和最佳化晶片設計流程，已經有愈來愈多的晶片業者導入人工智慧的設計工具，來完成一些繁重且高精細度的的電路設計工作。

圖一 : 愈來愈多的晶片業者導入人工智慧的晶片設計工具。（source：Cadence）

時間就是金錢：AI以指數方式加速晶片設計

晶片需要經歷三個主要設計階段：系統級設計、暫存器傳輸級設計（RTL）以及最後的物理電路設計。而最後階段，更是先進的人工智慧工具才能真正發揮作用。

晶片設計最佳化了三個變量—功耗、性能和面積（PPA）—獲得：1.最大限度地減少電力消耗；2.最大限度地提高處理速度；3.盡可能小的晶片尺寸。

使用傳統工具最佳化PPA速度緩慢且需耗費大量人力，設計迭代（Design Iteration）可能需要數週時間，而且迭代通常只能略微改善PPA。因此設計一款新晶片可能需要花費數年時間進行：透過物理形式設計，對設計和實現進行評估、測試和模擬。

晶片內部被置入了數十億個電晶體，並且以模組化形式安排，包含了暫存記憶體子系統、運算單元、控制邏輯系統和電源等。在高度複雜布線的晶片中，這些模組須透過長達50公里的導線連接。當模組沒有獲得最佳排列時，模組間的連接需要更多的佈線和空間，同時模組間的寄生電容更可能會影響性能並降低功耗。

先進的人工智慧工具可以通過尋找出增加功耗、妨礙性能或低效使用空間的佈局錯誤，來測試人工設計問題，並且分析及建議改進；最後再進行模擬和測試。這些工具從之前的迭代中學習，以改進PPA，一直到達設計的極限。但真正革命性的是，先進的人工智慧可以自主地完成這項工作，產生出比使用傳統EDA工具的人類工程師更好的PPA。

這些先進的人工智慧功能可分為兩類：圖神經網絡（Graph Neural Networks；GNN）和強化學習（Reinforcement Learning；RL）。GNN是一種專門用於分析圖的數據結構，其中包含「節點」（可以是任何對象）和「邊」（定義節點之間的關係）。

傳統的深度學習神經網路很難處理圖形，但GNN卻可以從圖形中獲得訊息，對其連接做出有用的預測，並在保留關鍵關係的同時重新排列節點。由於晶片結構本質上是類似圖形的（巨集模組塊和標準單元是類似節點的，而連接它們的導線是類似邊緣的），因此GNN非常適合分析和最佳化晶片。

RL是將物理晶片設計轉變為圖形最佳化「遊戲」。這與Google在圍棋中擊敗人類冠軍所使用的技術相同，圍棋比國際象棋更複雜，被認為超出了人工智慧的能力。而物理晶片設計的複雜性仍然呈指數級增長（圖二），因此RL能以同樣的方式解決這個問題。它對數千個「遊戲」（晶片平面圖）進行訓練，模擬晶片設計以找到最佳的PPA安排。

圖二 : 人工智慧在國際象棋和圍棋上戰勝人類令人印象深刻，晶片設計比國際象棋和圍棋可達到更多的可能配置。（source：Deloitte Global；作者整理）

Google的人工智慧可在幾個小時內設計晶片

Google發表結合了深度學習（DL）和強化學習（RL）的技術可以在遠少於人工設計時間內完成有效的電路佈局，並且在品質驗證下的結果毫不遜色。2022年3月，Google Research又推出了PRIME，這是一種深度學習方法，它利用現有的功率和延遲等數據，來建立出比傳統方設計法更快、更小的加速器設計(圖三)。

Google研究人員利用10,000個晶片佈局來訓練他們的模型，讓人工智慧在不到六個小時內，完成晶片的設計。而這種方法已經被用來實現Google的張量處理單元(Tensor Processing Unit；TPU)，這也是Google基於雲端的機器學習應用平台的一部分。

圖三 : Google的PRIME利用記錄加速器數據，來訓練設計加速器的保守模型。（source：google；作者整理）

NVIDIA利用GPU的AI架構來進行新繪圖晶片開發

而NVIDIA也設計了一種用於晶片設計的深度學習方法。一套名為PrefixRL的RL模型，證明人工智慧可以從頭開始學習電路設計，並使用最新的EDA工具來開發出更小、更快的電路。而這個架構是由13,000個使用AI技術設計的電路所組成。此外，NVIDIA還利用AutoDMP讓晶片佈局的速度提高30倍（圖四）。

圖四 : PrefixRL流程的描述。（source：Nvidia；作者整理）

AutoDMP是Automated DREAMPlace-based Macro Placement的縮寫，提供晶片工程師使用EDA工具時，在處理器構建模型時，來縮短佈局的時間，並且達到最佳化。例如，在解決確定256個RSIC-V內核的最佳佈局工作上，AutoDMP僅花費3.5小時就獲得NVIDIA DGX Station A100的佈局最佳化（圖五）。

圖五 : 透過AutoDMP所得到的佈局計劃，與資深工程師所設計的佈局非常相似。更可證明人工智慧將提供節省大幅時間的革命性。（source：Nvidia）

巨集佈局（Macro Placement）對晶片的佈局有著重大影響，包括直接影響許多設計目標，例如面積和功耗，更進一步的影響到客戶。AutoDMP的工作原理是，將佈局問題視為，佈局密度限制下的線長最佳化問題，並利用數值方式來獲得解決。與以前的放置方法相比，可提高30倍的GPU加速演算。

結語

雖然人工智慧可以自動執行傳統上由IC工程師執行的某些任務，例如佈局設計和優最佳化，但它也減少了設計過程中對手動方面的需求。雖然這提高了整體效率，但也可能導致IC設計某些領域的人力被取代。

另一方面，人工智慧還可以幫助工程師更有效地完成工作。例如，人工智慧可以分析大量數據並提供分析，為工程師以前可能沒有考慮過的設計方案提供建議。這種趨勢可以不僅提高了資深IC工程師的價值，使他們能夠專注於開發更複雜和更具創意的產品，並最終生產出更好的產品。

以現階段而言，人工智慧不太可能完全取代對資深IC工程師。更隨著人工智慧在行業中變得越來越普遍，或許對此類工程師的需求甚至可能會增加，因為需要這些資深IC工程師在設計過程中，更準確驗證和利用人工智慧工具，以及更各種演算法。