帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
數位相機數據機的最佳架構
 

【作者: Prason Pai】   2000年09月01日 星期五

瀏覽人次:【5001】

隨著數位相機的迅速普及,產品的通訊傳輸功能已成為一項重要的功能。配備有類比式數據機通訊功能的數位相機可算是一部多功能的機型,原因在於類比式數據機通訊可透過電子郵件的附件傳輸一件或多份影像,且可將影像上傳至網站型的影像伺服器或將影像傳至列印主機,以及下載一套影像並顯示在數位相機的LCD螢幕或透過數位相機輸出至NTSC/PAL電視。


數位相機現有的類比數據機通訊架構都是採用FotoNation推出的獨立型網路整合裝置(IIA),或是像Panasonic的PalmCam PV-DC2590使用雙槽式精簡型快閃記憶卡(CF)介面來外接CF數據機。本文將探討另一種更理想的數位相機整合式類比數據機方案。


數據機架構

傳統的數據機架構採用一顆微處理器、一個數位信號處理器(DSP)及一個編碼介面元件負責執行所有的數據機功能。微處理器通常掌控作業系統介面與AT指令語法分析、執行資料壓縮與錯誤修正、啟動DSP,而DSP則控制所有ITU標準的調變與解調變。DSP需要的運算是調變與解調變之間的同步處理,由於處理輸入樣本資料流以解出實際資料需要精密的演算,因此至今解調變工作依舊佔用了大部份的處理資源。編碼介面負責執行不同取樣率的A/D與D/A功能,且常將這些功能整合至麥克風應用功能中,這種架構一般稱為「控制器型」架構(圖一)。


《圖一 控制器型的數據機解決方案》
《圖一 控制器型的數據機解決方案》

最近在此種架構裡,數位相機中微控制器的功能可以由RISC處理器執行,而DSP與編碼器則負責原先的功能。這種分配的優點是不需要微處理器使用RAM與ROM記憶體,並且微控制器的程式碼可以在數位相機的RISC處理器中執行,分擔運算量。由於DSP仍然用來執行所有密集運算工作,此項解決方案可提供一個最佳的平衡途徑。科勝訊系統之各款數據機皆支援這項稱為「無控制器」的架構(圖二)。


《圖二 無控制器的數據機解決方案》
《圖二 無控制器的數據機解決方案》

另一項變革是將DSP功能移至數位相機的晶片組,由RISC CPU或嵌入型的影像DSP負責。若由RISC CPU處理,就須承擔同步執行密集運算以及數位相機的多工處理環境;相機中仍保留編碼器,但需配備與編碼器相連的介面晶片(圖三)。理論上這種架構可降低成本,但實際上「軟體數據機」架構卻無法達到這點。


《圖三 軟體數據機解決方案》
《圖三 軟體數據機解決方案》

數據機DSP部份程式碼應用在影像處理時會形成另一項問題,主要是因數據機與影像兩種處理工作之間並沒有相關性,所以影像處理DSP架構通常不適合或無法有效率地處理數據機信號。(表一)則是列出不同數據機架構的優缺點。



《表一 數據機架構比較表的優缺點》
《表一 數據機架構比較表的優缺點》

DSC RISC微處理器

現有的數位相機微處理器運作時脈在60至80MHz之間,由於都是採用精簡指令型的處理器,每個時脈循環僅能處理一個指令,因此處理速率在60至80MIPS之間。有些處理器具備乘積(MAC)指令的DSP功能,提供數據機信號處理演算的基礎功能,應用在像是濾鏡效果或改變形態的運算上;有些處理器在單一時脈週期中執行的MAC指令,其它處理器必須花費5個週期才能處理完畢。無法執行單時脈循環MAC運算的處理器通常不會被選擇應用在需要運算大量數位的軟體數據機上。市面上大多數的數位相機都採用非單一時脈循環MAC運算的處理器。(表二)顯示常見數位相機所使用的架構元件。



《表二 數位相機元件表》
《表二 數位相機元件表》

微處理器管路必須保持全使用率且沒有等待資料或指令的狀況,才能達到60-80 MIP的效能;要擁有全速的效率,微處理器必須內建快取記憶體,不過快取記憶體通常是直接嵌入的4KB小型元件,而不同的建置規格,快取錯失率在15至30%之間。當發生錯誤時,必須從主記憶體取得資料或指令,且因中間沒有採用第二級快取以及無須多個等待狀態即可直接存取主記憶體,因此所導致的延遲時間相當可觀,也降低微處理器執行密集DSP處理運算的效率。


部份問題可透過更快的微處理器或更快的快取記憶體來解決,但這也違背最初為了節省成本與耗電而選擇軟體數據機的目的。在選擇時脈更高的微處理器時,需搭配更快的記憶體以達到更高的效能,如此更增加許多隱含成本。


另一項重要因素是微處理器的中斷延遲,在即時執行軟體數據機功能時,微處理器會不斷收到來自編碼器的資料樣本,且須負責取出樣本與排序以便進行處理。在56kbps的資料速率下,樣本每隔125usec就會產生一次。有些DSC RTOS會有最壞狀態中斷服務執行緒(IST),啟動時間僅有500usec,這表示必須採用一些FIFO緩衝區以及在ASIC與編碼器之間採用特殊的介面,如此會增加解決方案的成本,並且許多微處理器無法直接與數據機編碼器建立介面,因此需採用ASIC元件。


由於軟體數據機程式碼與作業系統都須載入ROM記憶體,因此軟體的程式碼大小便成為另一項考量因素,所以「無控制器」的程式碼相對較小,全功能的軟體數據機的程式碼便顯得相當龐大。


進一步而論,軟體數據機解決方案的強固性亦是另一項考量。軟體數據機解決方案通常由草創的新公司提供,實際應用的歷史較短,對於智慧財產方面亦比較陌生,因此會衍生額外的研發成本、開發與除錯時間以及產品上市所需要的時間。現今的嵌入型軟體數據機並無提供56kbps的資料傳輸率,無法達到主要使用者的需求;另一項關鍵因素是終端使用者技術支援,若數位相機的代工廠商無法推出架構成熟的產品,就必須為顧客提供支援服務。


最佳與平衡的解決方案

由於軟體型數據機方案眾多,比起上述的「控制器型」數據機成本更昂貴,且耗電量更高,因此「無控制器型」的解決方案就成為平衡各項優缺點的最佳選擇。例如科勝訊系統公司之智慧型數據機資料傾印(MDP)方案整合一款高效率DSP處理器,並採用100針的PQFP封裝。此外,該公司Smart MDP提供與處理器記憶體匯流排部份無連接式的介面,且僅需搭配一顆晶體以及外加科勝訊系統SmartDAA資料存取配置(DAA)即可(圖四)。


《圖四 Conexant數據機解決方案》
《圖四 Conexant數據機解決方案》

一個好的解決方案應包括提供全功能的資料/傳真功能數據機,並支援所有資料調變/解調變標準,包括V.90、K56FlexTM、V.34、V.32bis、V.32、V.22bis、V.22、V.23、V.21、Bell 212以及Bell 103;支援的傳真標準包括ITU-T V.17、V.33、V.29、V.27ter以及V.21 channel 2等等;其它支援的信號標準還包括V.8、V.8bis、V.13以及V.54。而科勝訊系統Smart MDP具有高度的整合設計,此項解決方案與軟體數據機相較,成本仍然相當實惠。由於科勝訊系統解決方案可減輕數位信號處理器的運算負荷,在處理器中的控制碼體積較小,容易整合至系統的唯讀記憶體中,可在處理器中執行的控制碼含有RTOS API介面層、AT指令語法分析、V.42/MNP4錯誤修正、V.42bis/MNP5資料對比以及選用性的Class 1傳真控制與數據機趨動程式。


(圖五)顯示一項典型的軟體堆疊,可發送電子郵件或以ftp協定傳送數位相機中的影像。堆疊中部份元件可由科勝訊系統或科勝訊系統的合作廠商取得授權,而上層的堆疊由數位相機的作業系統負責,亦可採用協力廠商的產品。從長遠來看,低成本的「無控制器」數據機所提供的強固性,不久之後將成為未來數位相機專用類比數據機的最佳選擇。


《圖五 軟體堆疊架構》
《圖五 軟體堆疊架構》
相關文章
PON:資料傳輸到府的演變
下一個重大趨勢:4K超高畫質
高階數位相機市場分析與展望
MPEG2音頻編碼技術簡介
積極開疆拓土的數位相機產業
相關討論
  相關新聞
» 3D IC封裝開啟智慧醫療新局 工研院攜凌通開發「無線感測口服膠囊」
» 日本SEMICON JAPAN登場 台日專家跨國分享半導體與AI應用
» Nordic Thingy:91 X平臺簡化蜂巢式物聯網和Wi-Fi定位應用的原型開發
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.137.175.166
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw