隨著半導體技術的持續進步及使用者不間斷的需求，微處理器中單位面積所能容納的元件數大幅增加，且微處理器的時脈也不斷地向上提昇，以提高其運算速度。而在微處理器運算速度提高的同時，若是與微處理器連接的周邊在資料傳輸的速度上無法配合，將成為系統的瓶頸。如此，將使得微處理器的閒置時間（Idle time）增加，而造成微處理器運算資源的浪費。因此，為了降低微處理器與周邊晶片間資料傳輸的瓶頸問題，微處理器周邊的晶片組及快取記憶體，甚至主記憶體的時脈亦必須不斷地向上提昇。