雖然在技術的持續改進過程中，理論上應該可以降低運算時所需的功率，但是要提供給CPU以及其他高集積度邏輯電路電源的工作卻不是件簡單的工作，原因是雖然技術進展快速，但市場對運算能力的需求卻遠超過技術的改進，這在筆記型電腦上特別明顯，它的電池使用時間即不因每瓦所能提供的運算能力而有太大的差異。

不管是效能的需求促使技術的進步，或者是技術的演進帶來這樣的效能需求，在可攜式系統中需要較高電流的要求，促使工程師們必須得熟悉新的電源供應設計技術，而且這已經成為一項必備的技術，以下將討論電源供應中一些重要的技術問題。

愈來愈小型化的晶片製造技術持續地降低了CPU以及其他大型邏輯元件的電源電壓需求，目前大約是在1.5V到2.5V的範圍，預計很快地會達到1V，但是要有效率地產生這樣的電壓，特別是提供10A甚至以上的電流卻不是件容易的事。對大部份的電子設計來說，高效率的電源設計事實上會帶來一些相對的考量，例如成本、零件數目、效率、熱響應、電路尺寸以及因負載改變所產生的轉態響應等等，而雖然電池的使用時間只跟可攜式系統有關，但是不管是以電池或者是市電作為主要的電源，熱消耗，也就牽涉了轉換效率等都是需要注意的主要考量。

大部份的人都同意目前的CPU核心電路需要相當嚴格的負載穩壓效果，直到最近，所有主要的CPU廠商還是有這樣的要求，但是，在供應電壓逐漸下降的同時，供應電流與時脈頻率卻又都在往上增加，使得對電源電路的要求更加嚴格，特別是在負載變動的反應處理上，而要符合這樣愈來愈嚴格電源需求所帶來的困難與成本，讓我們不得不對電源供應線路的設計重新加以思考，因為就以高負載電流與高負載變數所帶來的影響來說，在處理器旁由電容器所構成的電容群就帶來了尺寸與成本的增加。

這些問題，就算是用上最快速的切換式電源供應器，也無法處理因負載快速改變所造成的瞬間壓降，促使我們必須完全改變作法及規格，其中輸出電容必須要負責能夠與目前CPU的速度相配合以便能夠處理電壓的變化，而更嚴格的負載穩壓規格所帶來的更高開迴路放大率則需要更大的電容值來維持穩定，因此，很明顯地，將負載穩壓要求的規格標準稍微降低將可減少零件數目的需求，同時也可帶來其他方面的效益。

傳統直流--直流轉換器對負載改變的反應基本上有五個步驟，請參見(圖一)：

《圖一　負載電壓變動時幾個主要的表現》

1.在壓降的瞬間，電壓值的改變等於負載電流的增加值乘上輸出電容的等效電阻值(Equivalent Series Resistance;ESR)。

2.在壓降之後到直流--直流轉換器反應前，可能會有些微壓降，此時電容電壓會因提供電流而有壓降。

3.電壓回復期，電感導通以供應電流並重新對電容充電。

4.在負載移除後升壓(與第一階段的效應相反)。

5.因為儲存在電感上的第一個脈衝能量傳導到輸出電容上造成電壓雜訊。

我們可以透過小心地設計與對直流--直流轉換器的細心選擇，來將以上2、3及5等項的影響降到最低，但是除了將輸出電容的ESR值降低之外，基本上我們無法減低1、4項的瞬時電壓變動，快速的穩壓響應雖然能夠在電壓變動的初始將輸出電壓更快速地提昇，但是卻無法阻止初始的壓降，就算是最快速的直流--直流轉換器，如反應時間快於100ns的MAX1711，對以600MHz或以上速度運作的CPU來說在負載變動的反應上還是太慢。

電壓置位新處理方法

當我們了解到硬要利用直流--直流轉換器來處理電壓變動行為是沒有用時，我們突然想到了另一個思考方式，一個以600MHz速度運作的CPU在MAX1711 100ns的反應時間內總共產生了60個時脈週期，如果供應的電源電壓總是會降低ESRCOUT X ILOAD-STEP並且停留在這個位準數個時脈週期的話，是不是輸出電壓是否回到正常位準的這件事並不一定重要呢？基本上，由CPU的觀點來看是不重要的，但是從電壓供應的角度來看，卻是相當重要。

對電源供應來說，對於電壓在有負載的情況下比較傾向不回到正常的狀況，因此，在負載移除時大約會有二倍的電壓差上昇，同樣的，在加上負載時也會允許有二倍的壓差降，(圖二)描述了各種電壓轉換器對電壓變動的處理方式。

《圖二　各種電壓轉換器對電壓變動的處理方式》

以上的這些考量帶來了對CPU電源供應的嶄新思考方式，(圖一)中右方以灰色為底的部份，正常的電壓值為1.6V，但依負載大小的不同可以將它拉低達7.5%，對現有目前的CPU標準來說，這算是比較寬鬆的。同樣地，在負載由滿載降為零時，電壓也有可能會在一個短暫時間內上升7.5%，在穩定狀態下，輸出電壓值在加上雜訊與漣波的考量之後，絕對不能超過1.65V，這些數字將可以幫助減少電容的使用數目，同時可以得到較好的電池使用時間與減低熱消耗。

CPU電源維持的思考與作法

為了能夠善用CPU電源供應較寬鬆的規格限制，我們可以訂定任一電源供應線路的電壓/負載對應表，這個特性表將能夠讓我們實現一個有時被稱為電壓置位(Voltage Positioning)的可控制負載拒斥表，在表中輸出電壓成為負載電流的一個函數，也就是說，輸出電壓會在負載電流上升時以一個已知的方式下降。

這樣的作法會對電壓變動產生像柔道一樣牽引的方式來反應，而不是以強烈粗暴的方式，因為後者雖然可以提供一些好處，但是卻需要更高的電容值以及速度更快的直流--直流轉換器，電壓置位的作法是允許電壓下滑，但是卻不急著浪費功率來把它拉回，而是允許它在一個定量下，在這裡，我們不僅有些感嘆這樣的作法為什麼沒有早點被發現，以及懂得東方哲學的學生沒有早點對切換式電源供應的設計產生興趣。

電壓置位的功能可以利用不超過三個零件加到許多的直流--直流轉換控制器上，請見(圖三)。R4與R5在額定輸出電壓上加上一個微幅的正電壓，以這個例子來說，使它從1.6V提高到1.62V，R6(RVP)則與輸出串聯以便匹配電容最壞情況下的ESR，RVP的作用是加入了一個因負載大小變動而改變的電壓降。

《圖三　加上三顆電阻15A穩壓電源電路變成具有電壓置位功能的設計》

如果RVP與濾波電容的ESR匹配，那麼輸出電壓會在第一個負載變動壓降時下降(ESR X ILOAD)，並且因為負載不變而維持在這個位準，當負載減輕時則會使輸出電壓上升ΔI X ESR，在上一個電感中電荷放量所造成的明顯電壓變動與控制器100ns的反應時間之前，當然還在7.5%的範圍內，直流位準將會維持在由無負載電壓，在這裡為1.62V，減去的值ILOAD X RZ，請見(圖四)。

《圖四　由圖中電路的電壓變動響應可以看出電壓置位輸出的優點》

在輸出上串聯5mΩ的電阻當然會降低轉換效率，但是卻也能夠在負載較重的情況下降低CPU的運作電壓，因此可以降低功率消耗同時延長電池的使用時間。與傳統沒有電壓置位功能的穩壓電路比較起來，採用電壓置位的設計可以將CPU的功率消耗減少1.38W，而整體的功率消耗則可降低0.4W，請見(圖五)。

《圖五　電壓置位的設計可以降低電源電路以及CPU內部的功率消耗》

由於這個好處是透過犧牲降低轉換效率而得來的，因此我們需要找一個新的方法來比較具有電壓置位功能的線路與傳統作法的不同，這個稱為有效效率(Effective Efficiency)的新名詞主要的定義為：以沒有電壓置位功能的電路要達到與擁有電壓置位功能相同的效能表現時所需要的轉換效率。

要得到具有電壓置位功能穩壓器的有效效率，首先我們必須先計算它以傳統方式運作時的效率((VOUT X IOUT)/(VIN X IIN))，接著我們將負載以等效電阻(RLOAD=VOUT/IOUT)的方式在每個效率資料測試點計算採用無電壓置位的輸出電壓，在此例中VNP為1.6V，來計算每個資料點的輸出電流(INP=VNP/RLOAD，然後則透過以無電壓置位的功率輸出(VNP X INP)除以所測得的電壓置位功率輸入(VOUT X IOUT)在每個INP資料點計算取得有效效率的值。有一點必須提出的是，基本上有效效率有可能超過100%，只是目前尚未達到而己。

(圖六)顯示了這樣的改變對傳統的CPU電源電路可以產生什麼樣驚人的效果，為了要達到採用電壓置位所帶來的好處，傳統的電路在設計上必須要在滿載時的效率提升大約8%。

《圖六　這樣的改變對傳統的CPU電源電路可以產生驚人的效果》