Altera宣佈推出收發器FPGA，低成本的Arria GX系列，支援速率2.5Gbps的PCI Express（PCIe）Chip to Chip模式、Gigabit乙太網路（GbE）和Serial RapidIO（SRIO）標準。Arria GX系列含有5個型號，採用台積電（TSMC）的90奈米製程，密度範圍在21,580至90,220邏輯單元（LE）之間，含有4.5Mbits的嵌入式記憶體以及176個乘法器。

Altera亞太區市場總監梁樂觀

Altera亞太區市場總監梁樂觀表示，此產品的三大優點為：第—，採用成熟製程的收發器技術。其次，價格非常低。第三，保持最佳訊號完整性，該系列的每一型號都採用覆晶封裝。在應用方面，可以支援各種無線、固網、電腦、儲存及工業應用。而在設計環境部分，包括軟體工具、完整的特徵報告、參考設計以及經過驗證的IP內部核心，滿足相容性和通用性要求，同時還提供專用通訊協定開發套件。

通訊和電腦技術的融合堆動了PCI Express、Gigabit乙太網路與Serial RapidIO等通訊協定在低成本市場上的應用，收發器橋接和端點應用的低成本FPGA需求量提高，過去的研發人員，在低成本的考量上，只能使用特定應用標準產品（ASSP）或低成本的FPGA來連接外部的實體層（PHY），然後在實現不同元件之間的通訊。此結果導致設計時間延長、元件成本提高與電路板面積無法縮小等缺點。而Arria GX可以簡化收發器的設計過程，實現通訊協定與既有元件以及模組之間的橋接，甚至可以用來做為新CPU與序列界面DSP的輔助運算器。梁樂觀指出，Arria GX作為端點時，可連接至CPU或者DSP元件來提高處理能力，而在橋接應用中，則可以連接既有模組與採用PCI Express、Gigabit乙太網路與Serial RapidIO通訊協定的元件。

另外，由於訊號完整性非常重要，單一元件需要橋接多種通訊協定，連接快速切換的平行匯流排，如使用引線接和其他封裝技術去實現多個收發器與記憶體界面，在連接時容易出現訊號完整性問題，因此Arria GX用覆晶封裝技術。覆晶封裝技術是一種將晶面朝下並藉由金屬凸塊與承載基板接合的積體電路封裝體，覆晶封裝體的承載基板與晶片間，必須是一對一匹配，這樣才能將晶片上的電極與基板的電極精準接合。此外，覆晶封裝與傳統封裝有結構上的變革，最大不同在於傳統封裝採用金線，當作與導線架的連接導線，覆晶封裝則是採用錫鉛凸塊當作與覆晶基板的連接點。覆晶封裝可以提高晶片I/O的密度，還可以控制雜訊的干擾，對於元件電性的效能、優異的散熱性能、與封裝外型的薄度都有高度的改善。

日前Altera曾對其FPGA用戶進行的一項調查顯示，人們開始大量使用市場上的IP來代替自己的開發工作。而Arria GX則是完全自行開發（In house），梁樂觀表示，IP的趨勢仍是走向商品化，只有這個產品，Altera走向自行開發，其他的產品仍是與許多廠商分工合作，不全然是自行開發。