明导国际(Mentor Graphics)今日（2/26）宣布，意法半导体(STMicroelectronics)已采用TestKompress自动化测试向量产生(ATPG)产品，融入该公司标准的65nm与45nm设计套件中。这个测试流程将为汽车、行动基地台与图像处理等应用软件实现以扫描为基础的高质量量产测试。

意法半导体技术研发、核心CAD与设计解决方案的数字测试解决方案经理Roberto Mattiuzzo表示，将明导国际的DFT技术融入ST的65nm和以下的先进奈米设计流程后，协作成果非凡。由于在先进节点中的全新故障机制、测试可用的IC脚数限制以及必须在现场采用更佳的自我测试，新兴测试要求的范围大幅增加了。因此我们非常乐于将明导国际的DFT纳入意法半导体所支持的EDA解决方案阵容中。

追求更小的芯片面积会产生全新且难缠的故障机制，仅仰赖静态故障模型的传统扫描测试，很容易遗漏某些故障机制。要求最高质量的应用，需则要以这些全新故障机制为目标的额外测试。意法半导体采用各种量产测试，包括有时序概念的实速测试，和具有布局概念的桥接故障测试，以确保自己的半导体产品质量。而明导的TestKompress压缩技术容许新增这些额外的测试，同时缩减测试数据量与测试时间。意法半导体也运用明导DFT工具，将系统内测试(in-system testing)纳入高可靠性产品中，实现高速的系统完整性检查与更简化的现场故障排除。

意法半导体计算机与通讯基础架构产品事业群的通讯基础架构事业部设计群协理Angelo Oldani表示，导入明导TestKompress产品的量产测试后，让65nm设计投产，在测试范围内我们竟能达成自我设定的严苛目标。明导稳固的协作与支持也帮助我们运用LBISTArchitect产品，以新增逻辑内建自我测试(LBIST)让装置能够接受真实应用软件的测试，以确保在严格产品应用状况下的可靠运作。

TestKompress的超高压缩功能也可用来建置少脚位(low-pin count)测试策略，让高质量测试能够应用到系统级封装(system in package，SiP)装置等只有少量脚位可供测试的各式各样组件上。少脚位测试也可用来实现多芯片平行测试(multi-site testing)，以提高测试产能。

意法半导体家庭娱乐与显示器事业群图像处理事业部DFT经理Jocelyn Moreau表示，我们运用TestKompress的超高压缩优势，满足图像处理IC上的超少脚位测试需求。我们只用了这些组件上的3个数字脚位，就达成了测试范围与质量目标。这种作法加速在未来设计上高压缩扫描测试的采用。