面对如今汽车、成像、物联网、5G、运算与储存应用，正在推动新一代SoC对於类比与混合讯号内容的强劲需求，混合讯号电路正日益普及。西门子数位化工业软体也在近日推出Symphony Pro先进混合讯号模拟平台。此系基於原有Symphony平台混合讯号验证功能进一步扩展，再透过强大、全面、直觉的视觉除错能力，支援先进Accellera标准化验证方法学，加快混合讯号验证速度，比起传统解决方案的生产力最多提升10倍，适用於当今最尖端的混合讯号设计。

西门子先进的混合讯号模拟平台能加快混合讯号验证速度，并协助提高生产力多达 10 倍

包括於5G大规模MIMO无线电中将类比讯号链与数位前端（DFE）整合，雷达系统中的数位无线射频取样资料转换器、将类比像素读出电路与数位影像讯号处理结合的影像感测器，或使用先进的混合讯号电路向资料中心运算资源??送更多的资料，以提供PAM4讯号等应用，皆可见混合讯号电路能减少功耗、面积与成本，且不断改善效能表现。

意法半导体影像事业部资深CAD经理Stephane Vivien表示：「因为混合讯号功能验证对於我们专为成像和汽车业进行的复杂设计而言越来越重要，而叁加了Symphony Pro早期采用计划，透过Symphony先进的除错功能并完美支援多层三明治配置，大幅提升了我们的生产力，期待Symphony Pro也成为我们现在和未来混合讯号验证项目的签核解决方案。」

且随着现代混合讯号晶片架构中，更频繁使用数位控制、数位校准与数位讯号处理技术，这正带动混合讯号验证方法学向以数位为中心转变。西门子全新的Symphony Pro平台是以西门子Symphony与 Questa Visualizer平台为基础，将业界标准通用验证方法学（UVM）及统一电源格式（UPF）所驱动的低功耗技术快速部署扩展到混合讯号域，在统一环境中提供快速模拟效能，实现卓越的吞吐率与容量。

经过混合讯号SoC将类比电路与以超快时脉速度运作的逻辑闸极相整合，这种在类比和数位边界的高频率双向讯号流，突破手动除错方法论的极限，将影响到获得结果的整体时间。Symphony Pro Visualizer MS 环境在整个混合讯号设计阶层架构中提供顺畅除错体验，其全面的分析、自动化和易用性可提高生产力。

「我们为物联网设计的高效能节能晶片在本质上是类比密集型混合讯号晶片。为了确保高品质，我们扩大了数位验证方法学，使混合讯号设计能有效地??归，」Silicon Labs资深CAD经理Jayanth Shreedhara 表示，「Symphony Pro Visualizer混合讯号技术加快了我们数位为顶层UVM测试套件的除错周转时间，使我们的验证时间从几天缩短至几小时并大大改善了覆盖率收敛。」

西门子数位化工业软体 IC 验证部门的资深??总裁Ravi Subramanian表示：「我们的客户目前在各种应用中迅速推进先进的混合讯号SoC设计，在此过程中，相应的EDA工具也必须要随之创新。新的 Symphony Pro结合了我们AFS、Questa和Visualizer 的领先技术，协助客户有利用统一的混合讯号验证解决方案，实现关键竞争优势。」