身为台积电的长期合作夥伴，西门子数位化工业软体日前在台积电2023 年北美技术研讨会上公布一系列最新认证，展现双方协力合作的关键成果，将进一步实现西门子EDA技术针对台积电最新制程的全面支援。

西门子 EDA 多项解决方案获得台积电最新制程认证

其中，西门子EDA领先的IC sign-off 实体验证解决方案Calibre nmPlatform，包含Calibre nmDRC、Calibre YieldEnhancer、Calibre PERC、Calibre xACT及Calibr nmLVS等软体工具，皆已通过台积电N3E和N2先进制程认证。

台积电同时也与西门子密切合作，针对用於电晶体层级电子迁移（EM）和压降（IR）sign-off的mPower类比软体进行N3E制程认证，将有助於双方共同客户运用mPower 独有的EM/IR sign-off解决方案，进行下一代的类比设计，且正在进行mPower数位软体的N3E制程认证。

台积电设计基础架构管理部门负责人 Dan Kochpatcharin 表示：「台积电与西门子EDA 的长期合作，为我们的客户不断提供创新的设计解决方案，帮助他们於快速发展的半导体市场取得成功。我们期待与西门子 EDA 持续深入合作，为客户提供一流的技术与解决方案，助其实现最隹的效能、功耗和面积（PPA）目标」。

如今西门子的 Analog FastSPICE平台，已成功获得台积电的N5A、N3E和N2先进制程认证，可分别用於为奈米级类比、无线射频（RF）、混合式讯号、记忆体和客制化数位电路提供电路验证；同时作为台积电 N3E 和 N4P 制程客制化设计叁考流程（CDRF）的一部分，支援台积电的可靠性感知模拟技术，可解决IC老化和即时自体发热效应，并提供其他进阶的可靠性功能。台积电的N4P CDRF也包含西门子的 Solido Variation Designer 软体，可用於 high sigma 的进阶变异感知验证。

西门子还进一步增强其Tanner软体，协助客户进行下一代类比与混合讯号IC的设计和布局。透过与台积电团队的密切合作，Tanner 设计平台已能高效完成台积电16nm设计tapeout。西门子EDA还持续投资，致力於将 Tanner 平台大幅度进化，支援进阶制程的设计环境，在此过程中，台积电与西门子EDA在多个领域深入合作，包括为成熟制程提供 Tanner软体 iPDK支援，以及为高阶制程提供最立即的技术支援。

西门子数位化工业软体的 IC EDA 执行??总裁 Joe Sawicki 表示：「我们十分高兴能够与台积电持续打造创新解决方案，协助客户取得成功。这些新的认证与里程碑，进一步展现出西门子 EDA 对於市场和客户的承诺，我们将与台积电继续携手，共同推动半导体产业的数位转型。」