帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
瑞昱採用Cadence Tempus時序方案 完成N12製程晶片設計
 

【CTIMES/SmartAuto 籃貫銘 報導】   2023年11月08日 星期三

瀏覽人次:【1238】

益華電腦(Cadence Design Systems, Inc.)宣布,全球頂尖的網路與多媒體晶片大廠瑞昱半導體成功使用Cadence Tempus時序解決方案,完成N12高效能CPU核心簽核任務,同時大幅提升功耗、效能和面積 (PPA)。採用Tempus時序解決方案,瑞昱提高兩倍的生產力,並且與之前的方法相比,成功縮短了50% 的設計收斂周轉時間。此外,瑞昱還將其運算成本和記憶體佔用量降低了50%。

Cadence簽核解決方案提供了幾個主要優勢,包括:

‧ 準確的黃金簽核分析:Cadence Tempus 時序解決方案和 Quantus萃取解決方案,使瑞昱團隊能夠自信地提供準確、有效的晶片設計。

‧ 提高生產力並縮短排程時間:Tempus ECO 選項搭配 SmartMMMC 最佳化功能,使瑞昱在 Innovus設計實現系統中達到更少的迭代,更快地時序收斂。

‧ 節省運算資源:具有並行多模式多角技術的Tempus CMMMC功能,使瑞昱能夠在單次執行中簽核所有場景,以便更快達到設計收斂,並可顯著的節省所需要的運算資源。

瑞昱半導體黃依瑋副總表示:「能準時達到上市時間目標並且能有最優化的晶片效能,對我們業務至關重要,而Cadence Tempus時序解決方案助力我們實現這些目標。基於我們與Cadence成功地完成N12設計專案合作,我們迅速實現了可運行晶片,我們計劃在多種技術的多項新專案中採用Tempus時序解決方案。」

Cadence 數位簽核事業群研發副總裁 Sharad Mehrotra 表示:「隨著先進的製程設計和越來越複雜,像是瑞昱這樣的客戶要快速提高生產力、符合上市時間並實現最佳的 PPA 非常重要。我們與瑞昱緊密合作,我們驗證了我們的時序簽核解決方案策略適用於團隊的所有關鍵需求。瑞昱已成為我們不斷成長的簽核解決方案客戶群之一,我們期待未來持續成功合作。」

關鍵字: 益華電腦(Cadence
相關新聞
Cadence推出業界首款加速數位雙生平台Millennium
Cadence推出全新Celsius Studio AI熱管理平台 推進ECAD/MCAD整合
群聯採Cadence Cerebrus AI驅動晶片最佳化工具 加速產品開發
Cadence推出業界首發4態模擬和混合訊號建模 加速SoC驗證
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計
comments powered by Disqus
相關討論
  相關文章
» 以GMSL取代GigE Vision的相機應用方案
» 以半導體技術協助打造更安全更智慧的車輛
» 高速傳輸需求飆升 PCIe訊號測試不妥協
» 數位電源控制好幫手:PowerSmart Development Suite 使開發過程更Smart
» 保障下一代碳化矽元件的供需平衡


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.237.34.21
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw