帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Astera Labs運用CXL 記憶體控制器 突破伺服器記憶體壁壘
 

【CTIMES/SmartAuto 籃貫銘 報導】   2023年11月07日 星期二

瀏覽人次:【1594】

半導體連接解決方案商Astera Labs宣布,其 Leo 記憶體連接平台為資料中心伺服器提供了前所未有的效能,可應對記憶體密集型工作負載。Leo 是業界首款Compute Express Link (CXL) 記憶體控制器,與即將推出的第五代Intel Xeon 可擴展處理器整合時,可將伺服器總記憶體頻寬提高50%,同時將延遲降低25 %。

左起)全球業務副總Patrick Henderson;企業發展與業務副總Thad Omura;產品長Casey Morrison;亞太區總經理甘博隆
左起)全球業務副總Patrick Henderson;企業發展與業務副總Thad Omura;產品長Casey Morrison;亞太區總經理甘博隆

透過新的硬體基礎的 CXL 連接記憶體和 CPU 本機記憶體的交錯,Astera Labs 和Intel消除了任何應用程式級軟體更改,以透過 CXL 增強伺服器記憶體資源。 現有應用程式可以輕鬆地“即插即用”,以利用系統中盡可能高的記憶體頻寬和容量。

Astera Labs 首席營運長 Sanjay Gajendra 表示:「計算核心和性能的增長歷來超過了記憶體內存吞吐量的進步,導致伺服器性能效率隨著時間的推移而下降。」 另外表示,「這種性能擴展挑戰導致了惡名昭彰的‘內存牆’ 記憶體壁壘,多虧我們與Intel合作,我們的 Leo 內存連接平台通過兌現 PCIe 5.0 和 CXL 內存的承諾,突破了這一障礙。」

由於記憶體內存牆而導致的資料中心基礎設施擴展,限制在人工智慧伺服器中最為明顯,其中記憶體頻寬和容量瓶頸導致處理器使用率低落。Astera Labs 和英特爾提供的 CXL 創新直接解決了這些瓶頸,並為雲端、混合雲端和企業資料中心奠定了基礎,以最大限度地提高加速運算效能。

除了 Leo 的記憶體效能提升之外,Astera Labs 還透過其 Aries PCIe 5.0 / CXL 2.0 智慧重定時器(Smart Retimers)在最先進的Intel伺服器平台上推動互通性測試的領先地位。作為業界部署最廣泛且經過驗證的 PCIe/CXL 重定時器(Retimers)系列,Aries Retimer具有低延遲 CXL 模式,可與 Leo 相輔相成,形成最強大的 CXL 記憶體連接解決方案。

Intel的資料中心平台工程的副總裁與架構組的總經理Zane Ball 說:「我們為Astera Labs 對 CXL 生態系統的貢獻歡呼,並很高興擴大我們正在進行的合作。 我們相信,包含Astera Labs 等公司創新技術的記憶體連接平台將有助於增強下一代Intel Xeon處理器的效能,並加速大量記憶體密集型工作負載。」

關鍵字: Astera Labs 
相關新聞
專訪Astera Labs:Fabric Switch晶片、UALink與PCIe 6
Astera Labs伺服器記憶體擴充方案進入準量產 單片容量達2TB
Astera Labs Leo Memory Connectivity Platform進入準量產階段
Astera Labs獲五千萬美元C輪融資 加速產品和客戶發展
Astera Labs獲B輪融資 與現有製造夥伴實現快速成長
comments powered by Disqus
相關討論
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 意法半導體的邊緣AI永續發展策略:超越MEMS迎接真正挑戰
» 光通訊成長態勢明確 訊號完整性一測定江山
» 分眾顯示與其控制技術
» 新一代Microchip MCU韌體開發套件 : MCC Melody簡介


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BM8FUFZWSTACUKC
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw