账号:
密码:
CTIMES/SmartAuto / 新闻 /
新思针对台积电5奈米制程推出IP组合 加速高效能运算SoC设计
 

【CTIMES/SmartAuto 王岫晨 报导】   2020年06月05日 星期五

浏览人次:【3683】
  

新思科技针对运用於高效能运算SoC的台积公司 5奈米制程技术,推出高品质 IP 组合。应用於台积公司制程的DesignWare IP组合内容包括介面IP(适用於高速协定)和基础IP,可加速高阶云端运算、AI加速器、网路和储存应用SoC的开发。新思科技DesignWare IP 与台积公司 5奈米制程的结合,可协助设计人员掌握设计在效能、功耗和密度的严格要求,同时降低整合风险。

DesignWare介面PHY IP组合内容包含:112G/56G 乙太网路、裸晶对裸晶(Die-to-Die)、PCIe 5.0、CXL、CCIX和记忆体介面,能实现高资料传输率(data rate)。适用於DDR5、LPDDR5和HBM2/2E的高效能记忆体介面IP,可提供最大的记忆体频宽和电源效率。运用於112G USR/XSR连结与高频宽互连的裸晶对裸晶PHY运用了宽并列(wide-parallel)汇流排技术,能以低延迟(latency)提供可靠的链结(link)。经优化的基础IP,例如逻辑库(libraries)、多埠记忆体编译器(memory compiler)和TCAM,能以低功耗提供最隹效能。

台积电设计建构管理处资深处长Suk Lee表示,台积电与新思科技长期合作为双方的客户提供了DesignWare IP,令客户面对高效能运算等各种市场时,能达成一次完成矽晶设计(first-pass silicon success)。基於台积电先进制程技术的广泛DesignWare IP组合,可协助设计人员快速地将必要的功能融入设计中,同时受惠於最先进晶圆代工解决方案 、也就是5奈米制程技术,所带来的强大功耗与效能的提升。

新思科技IP行销策略资深??总裁John Koeter则表示,近二十年来,新思科技的DesignWare IP一直走在业界前端,基於台积电的每一代制程技术实现功耗、效能和面积表现。藉由提供基於台积电5奈米制程技术的介面和基础IP组合,新思科技将协助双方客户加速高效能运算SoC的发展。

關鍵字: 新思科技 
相关新闻
新思与台积电及微软合作 在云端环境提供可扩展时序签核流程
AI晶片设计平台助攻 台湾研发全球首颗基因定序晶片
建构台湾AI策略铁三角 国研院与新思签订AI合作意向书
新思科技成功完成台积电7奈米FinFET制程IP组合投片
新思科技与台积电合作完成16FFC制程的Custom Compiler认证
comments powered by Disqus
相关讨论
  相关新品
CWFA205: WiFi+BT
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
GPS SiP Module
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
CGPA10x: GPS SiP
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
  相关产品
» 英特尔将神经形态研究系统扩展至1亿个神经元
» ST:功能安全将是工业4.0的重中之重
» Kneron与新思科技(Synopsys)合作推广低功耗AI IP解决方案
» 伺服器48V新标准正热 Vicor三相RFM满足机架电源新挑战
» 瑞萨电子推出单一封装的简化型数位电源模组系列产品
  相关文章
» 智慧联网应用引动IC设计进入新整合时代
» 车用雷达IC设计之环境??圈验证
» 扫除导热阴霾 拉近IC与AI的距离
» Armv8.1-M架构介绍
» EDA云端化一举解决IC设计痛点

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw