晶圆大厂台积电2005年第一场技术研讨会于四月下旬在美国硅谷举行，该公司于会中向IC设计业界介绍该公司Nexsys 65奈米制程技术及服务，首批客户芯片也将于2005年12月产出。该65奈米技术为一SoC平台，能提供高密度、小体积与更低耗电、低成本等竞争优势。

台积电指出，与90奈米制程技术相较，65奈米制程技术标准组件的密度增为两倍；六晶体管存取内存（6TRAM）的组件面积减少一半、不到0.5平方微米；单晶体管存取内存（1TRAM）的组件面积则缩小为65。此外，晶体管闸极氧化层（gate oxide）的厚度亦大幅缩小，能进一步提高晶体管效能。此外与台积电90奈米泛用型（General Purpose）制程技术相较，65奈米泛用型制程技术晶体管速度快上50％，同时待机电力（Standby Power）耗电量也减少20％。

台积电是在去年四月成功使用65奈米制程技术产出SRAM并通过功能验证。随后包含Altera等多家厂商也起始投片试产，现已成功产出多种逻辑与内存芯片并进行进一步的功能验证中。台积电表示接下来该公司会有更多的客户使用此65奈米制程进行设计，并于今年下半年起投片试产。

台积电将于其两座12吋晶圆厂Fab12及Fab14以65奈米制程技术为客户生产芯片，今年十二月将先针对客户需求，提供低耗电量的65奈米Nexsys制程量产服务。而高速（High Performance）及泛用型制程将于明年依序推出；绝缘层上覆硅（silicon-on-insulator；SOI）以及超高速（Ultra-High Performance）则预计于2007年推出。所有不同产品应用的制程都将同时提供逻辑以及混合信号制程，也可以搭配嵌入式内存制程技术。