降低功耗一直被视为现今芯片设计最大的挑战，该问题限制了可携式产品的功能与电池续航力。位于美国硅谷的SuVolta致力于晶体管变化的物理问题，解决了电子系统核心的电力问题。其最新发表的PowerShrink低功耗平台可大幅降低供应电压（VDD），将可降低功耗50％，同时维持IC的运作速度，而不需改变现有的半导体设计及制造基础架构。此平台被市场认为是最具革命性的技术，富士通半导体也宣布已获SuVolta授权，将共同开发 PowerShrink低功耗CMOS技术。

SuVolta总裁暨执行长Bruce McWilliams(左)认为，功耗已成为许多功能的限制因素。降低半导体功耗的益处，已远远超过应用及产品所能发展的范围。

SuVolta总裁暨执行长Bruce McWilliams指出，截至目前为止，半导体制程技术创新主要着重于提高效能。但现今半导体最大的问题并非效能，而在于功耗。SuVolta 藉由大幅降低晶体管临界电压变化来解决功耗问题，也因此促成了供应电压的降低。SuVolta 的 DDC 次微米技术解决临界电压控制，限制随机及其他来源的掺杂扰动，同时提高载子迁移率和减少器件电容，以维持低电源时的电路速度。

Bruce说，控制功耗是增加 IC 产品功能及扩充半导体制程技术的关键要素。SuVolta 的DDC晶体管采用独特的信道结构，相较于传统的晶体管技术，具有低功耗运作的显著效益。藉由降低临界电压 (VT) 变化至50%，可降低DDC 晶体管供应电压30%以上，同时维持相同的系统频率速度并降低整体漏电。藉由增加信道迁移率，增加对 DDC 晶体管驱动电流10% 以上。此外，DDC 晶体管能够藉由大幅增加的基体系数，透过基体偏压更有效管理临界电压。

SuVolta PowerShrink低功耗平台兼容于目前制造及设计基础架构。SuVolta的DDC晶体管使用现有的CMOS设计规则及制造流程，因为不需要新设备或新材料，可于现有的晶圆厂制造。SuVolta的PowerShrink平台还使用传统的设计工具及设计流程。

SuVolta 的电路及设计技术利用DDC晶体管的独特特性，比传统的晶体管更能有效管理 VT，藉此进一步降低功耗。适性基体偏压可用来修正系统所制造的变化，从而进一步降低 VT 的变化和提升良率。动态基体偏压可用来减低温度和老化效应，同时让功率模式于极低的电源运作下更有效率。

Bruce认为，功耗已成为许多功能的限制因素，这些功能可运用在行动运算装置，如智能型手机、平板计算机及笔记本电脑。降低半导体功耗的益处，已远远超过应用及产品所能发展的范围。SuVolta 非常荣幸能够提供业界技术平台，促进持续扩大平面基材CMOS技术的可行性。