IAR Systems宣布IAR Embedded Workbench for RISC-V完全支援晶心科技(Andes Technology)旗下AndeStar V5 RISC-V处理器的CoDense延伸架构。CoDense是处理器ISA(指令集架构)的一项专利延伸架构，可协助IAR的工具链产生精简程式码以节省目标处理器上的快闪记忆体空间，而先前支援的AndeStar V5 DSP/SIMD与效能延伸架构则协助提供更高的应用效能。IAR Systems在初期阶段即支援AndesCore RISC-V CPU IP，可为客户提供完整的开发工具链，包含强大的IAR C/C++ Compiler编译器以及功能完备的除错器，并将推出符合ISO 26262规范的功能安全认证版本。

最新IAR Embedded Workbench for RISC-V运用晶心科技CoDense

晶心科技是RISC-V International的创始顶级会员，同时也是高效能/低功耗32/64位元嵌入式处理器IP解决方案的领导供应商。晶心科技与IAR Systems联合开发的解决方案及安全应用的稳健设计方法协助客户加快包括认证程序的研发工作，进而缩短上市时程。AndeStar V5的CoDense是RISC-V标准指令集上的一项Andes延伸架构，可用来压缩程式码。该延伸方案已在100亿个内含AndeStar V3处理器的SoC中通过实证。除支援CoDense，最新3.11版IAR Embedded Workbench for RISC-V 并附带 P延伸 0.9.11版支援(Packed-SIMD指令的标准延伸)以及增强SMP(对称式多重处理)和AMP(非对称多重处理)多核除错功能。另外开发者也将受益於Visual Studio Code专属的IAR Build 与 IAR C-SPY Debug延伸架构，藉以运用IAR Systems各项强大功能在Visual Studio Code编辑器中执行组译与除错。

通过实证的 IAR Embedded Workbench是RISC-V开发界的新星，拥有顶尖的程式码长度最隹化机制，协助企业采用更小的元件或是在现有平台加入更多功能。程式码的产生是运用工具链的先进优化技术，并通过CoreMark tests from the EEMBC认证实验室的 CoreMark测试，足以见证其高速程式码与领先业界的效能。内含的C-SPY Debugger除错器让开发者即时完全掌控应用程式，可使用复杂断点、效能分析、程式码覆盖率、包含岔断的时间轴及功耗日志。完全整合的程式码分析工具协助遵循特定标准，例如MISRA C (2004 与 2012版) 以及最隹程式开发实务，如通用缺陷列表(CWE)与CERT C安全程式码设计标准。IAR Embedded Workbench for RISC-V本身也通过功能安全开发认证，并针对10种不同标准随附安全报告与安全指引。

晶心科技总经理暨技术长苏泓萌博士表示：「我们很高兴 IAR Systems 为 AndeStar V5 RISC-V 处理器提供全面支援，特别是在此版本中增强了专利 CoDense 延伸架构，CoDense 将程式码密度大幅提高了两位数，而这在 MCU 或物联网应用中非常受欢迎。我们期待 IAR Embedded Workbench 与 AndeStar V5 RISC-V 延伸架构具竞争力的组合，为 RISC-V 社群提供高达 30% 的性能提升。」

IAR Systems 技术长 Anders Holmberg表示：「基於我们与晶心科技的密切合作可为 AndeStar V5 DSP/SIMD 和性能扩展提供早期支持，现在更全面支援 Andes CoDense，以在 RISC-V C-extension上实现程式码长度压缩。程式码长度和性能间的平衡可对产品或专案的总投资回报带来实际影响，透过 CoDense 支持，我们将为客户提供达到此平衡的能力。」