记忆体厂??侠(Kioxia)日前宣布，已开发出极具堆叠潜力的氧化物半导体通道电晶体技术，这将推动高密度、低功耗3D DRAM的实际应用。该技术於12月10日在美国旧金山举行的IEEE国际电子元件会议(IEDM)上发表，不仅证实了8层堆叠电晶体的运作，更可??降低包括AI伺服器和IoT物联网元件在内的广泛应用功耗。

/news/2025/12/14/0938123960S.png

在人工智慧(AI)时代，市场对於大容量、低功耗且能处理巨量资料的DRAM需求日益增长。然而，传统DRAM技术正面临记忆体单元尺寸缩小的物理极限，促使业界转向研究3D堆叠技术以增加容量。若沿用传统DRAM以单晶矽作为堆叠记忆体单元的通道材料，将导致制造成本大幅上升，且更新(Refresh)记忆体单元所需的电力也会随着容量增加而成正比上升。

继去年IEDM发表采用氧化物半导体垂直电晶体的OCTRAM技术後，??侠今年进一步展示了可实现OCTRAM 3D堆叠的技术。这项新技术透过堆叠成熟的氧化矽和氮化矽薄膜，并将氮化矽区域替换为氧化物半导体(InGaZnO)，能同时形成多层水平堆叠的电晶体。此外，??侠也导入了能缩减垂直间距的新型3D记忆体单元结构，这些制程与结构有??克服记忆体单元3D堆叠的成本挑战。

得益於氧化物半导体的低漏电流特性，新技术预期能显着降低更新功耗。??侠透过替换制程形成的水平电晶体，已展现出高导通电流(超过30μA)和极低漏电流(低於1aA，即$10^{-18}$A)的优异性能，并成功制造出8层水平电晶体堆叠结构，确认了其运作的可行性。??侠表示，将持续进行研发，以期早日实现3D DRAM在实际应用中的部署。