全球电子设计厂商益华电脑(Cadence Design Systems, Inc.)宣布，为台积电N6及N5制程技术提供优化结果，增强其数位全流程及客制/类比工具套装。Cadence工具套装运用於台积电最新N6及N5制程技术，已通过台积电设计规则手册(DRM)及SPICE模型认证。透过更新叁考流程及方法，促进N6和N5的下世代行动应用程式开发，以及超大规模应用在N5制程平台的开发。Cadence与台积电共同携手客户，透过台积电N7、N6及N5等先进制程生产设计，并已於全球实现成功设计定案(tapeout)。

此认证的工具支持Cadence智慧系统设计策略，使客户实现卓越的系统晶片（SoC）设计。Cadence的完整流程确保流程完全收敛且所有工具之间无缝接轨。通过下载对应的N6及N5制程设计套件 (PDK)，客户能立即启动设计专案。

N6及N5数位与签核工具认证

Cadence进一步改善其整合数位全流程，并持续於台积电的N6及N5制程技术取得认证。获得认证的Cadence数位全流程增强物理优化及时序签核收敛功能，包括Innovus设计实现系统、Liberate特徵分析、Liberate Variety统计特性分析解决方案、Quantus萃取解决方案、Tempus时序签核解决方案、Voltus IC电源完整性解决方案及Pegasus验证系统。此外，Genus合成解决方案及其最新iSpatial预测性技术也均可用於上述制程技术的行动应用及超大规模设计。

Cadence数位与签核工具套装及叁考流程，助力客户在台积电N6及N5制程技术设计，达成更隹功率、效能与面积(PPA)表现。更新的工具套装提升包括扩大EUV层支持、用於布局设计规则的全新晶片整合检查工具以及via pillars建模、autoNDR和先进MIMCAP支援的增加。

N6及N5客制/类比工具认证

Cadence客制/类比工具套装已获得台积电N6及N5制程技术认证。认证内容包含Virtuoso客制IC设计平台，其中涵盖Virtuoso电路图编辑器、Virtuoso布局套装与Virtuoso ADE产品套装、Voltus-Fi客制电源完整性解决方案以及Spectre电路模拟平台，包括新的Spectre X模拟器。

针对台积电先进制程技术，Cadence不断精进优化客制设计方法及Virtuoso先进节点平台的功能。与传统的非结构化设计方法相比，客户受益於Virtuoso先进节点平台，持续达成较隹客制设计生产能力。台积电先进制程技术的客制/类比增强功能，结合加速的客制布局及绕线方法，协助顾客提升生产力并符合功耗、多重曝光、密度及电致迁移之需求。N6已启用具备先进彩色引擎支援功能的互动及自动布局。

此外，该平台提供扩大的设计规则限制条件支援，通过基於面积规则、通用网格对齐、不对称上色规则、mimcap层支援、电压规则(VDR)检查、宽度式间隔模式(WSP)、电子感知设计(EAD)，实现正确建构EM处理及类比单元支援。

台积电设计建构管理处资深处长Suk Lee表示：「通过与Cadence的长期合作，我们持续协助客户在高度竞争的市场中，发挥我们最先进制程技术的优势。Cadence领先设计工具与台积电先进制程技术共同结合之下，协助我们的客户在行动、AI/ML及超大规模系统应用实现成功的矽晶片设计，我们将持续创新，推动业界正向发展。」

Cadence资深??总裁暨数位与签核事业群总经理滕晋厌(Chin-Chi Teng)博士表示: 「我们致力确保我们数位与客制/类比解决方案，符合台积电最新N5及N6制程技术生产需求。在我们与台积电的密切合作下，许多客户已经开始着手设计并获致成功结果。」