Silicon Labs (芯科科技)日前宣布扩展其时脉产品系列，以满足56G PAM-4 SerDes和新兴112G串列应用对於高性能时脉的要求

Si539x时脉提升频率弹性和抖动性能，Si56x Ultra Series XO/VCXO提供高达3GHz的任何频率。

透过此次产品系列的扩展，Silicon Labs已成为唯一可针对100/200/400/600G设计提供全面性选择的时脉产生器、抖动衰减时脉、压控晶体振荡器(VCXO)和XO时脉供应商，并且满足100 fs以下叁考时脉抖动要求和容限。

包括Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx等领先交换SoC、PHY、FPGA和ASIC制造商正逐渐转移至56G PAM-4 SerDes技术以支援更高频宽的100G+乙太网路和光网路设计。为满足56G SerDes叁考时脉的严格要求，硬体开发人员通常需要100 fs(典型值)以下RMS相位抖动规范的时脉，这些设计通常也混用於CPU和系统时脉的其他频率。Silicon Labs是首家为56G设计提供完全整合的时脉IC解决方案的时脉产品供应商，该解决方案将SerDes、CPU和系统时脉整合至单一元件中。

在56G应用中，硬体开发人员通常寻求完整的时脉树解决方案来保证100 fs以下的RMS相位抖动，进而确保足够的容限并减少产品开发风险。Silicon Labs的新型时脉和振荡器产品满足现今这些严格的56G SerDes要求、以及新兴的112G串列SerDes设计需求，这些设计在未来的资料中心和通讯应用中将迅速发展。

Silicon Labs时脉产品资深行销总监James Wilson表示：「Silicon Labs的新型时脉产生器、抖动衰减器和VCXO/XO构成了业界最广泛、频率弹性的超低抖动时脉元件系列产品，并适用基於56G SerDes的最新100/200/400/600G通讯和资料中心设计。无论客户是设计同步或是自由运作的系统，我们都能提供合适的超高性能时脉解决方案来满足其56G SerDes应用需求。」

Silicon Labs Si5391是低抖动、任意频率时脉产生器，并且是市场上唯一能从单一IC提供200/400/600G设计所需全部时脉频率的时脉产生器，同时为56G SerDes叁考时脉提供100 fs以下的RMS相位抖动性能。透过多达12个差动输出，Si5391时脉提供频率弹性的A/B/C/D等级选项，而精密校准P级选项可为56G SerDes设计中所需的主频率提供优化的69 fs(典型值)规格RMS相位抖动性能。Si5391是一款真正的100 fs以下「时脉树单晶片」解决方案，设计旨在从同一IC合成所有输出频率，同时满足56G PAM-4叁考时脉抖动要求和容限。

Silicon Labs Si539x抖动衰减器提供抖动性能和频率弹性。这些超低抖动时脉旨在满足网路基础设施的严格规范和高性能要求，可降低各种时脉应用的成本和复杂性。Si539x任意频率抖动衰减时脉能够产生任意输入频率和输出频率组合，同时提供业界领先的抖动性能(90 fs RMS相位抖动)。Si5395/4/2 P级元件则为56G/112G SerDes时脉应用提供了最隹的抖动性能(69 fs RMS典型相位抖动)。

新型Si56x Ultra Series VCXO和XO系列产品非常适用於需要超低抖动振荡器的下一代高性能时脉应用。Si56x VCXO/XO可客制化为高达3GHz的任意频率，支援较先前Silicon Labs VCXO产品两倍的操作频率范围，且抖动减半。Si56x振荡器采用业界标准的5mm x 7mm和3.2mm x 5mm封装，输出提供单路、双路、四路和I2C可编程选项，与传统XO、VCXO和VCSO相容并可直接替换。该系列元件的典型相位抖动低至90 fs。

Silicon Labs并为需要更高稳定性及长期可靠性的应用提供Si54x Ultra Series XO系列产品，例如光传输网路(OTN)、宽频设备、资料中心和工业系统等应用。Si54x XO专为56G架构而设计，其依靠四阶脉冲振幅调度(PAM-4)讯号进行串列资料传输，以增加每通道的位元速率，同时保持频宽不变。使用Si54x XO作为低抖动叁考时脉可最大限度的提高讯号杂讯比(SNR)容限，最大限度的减少误码并提高讯号完整性。Si54x系列产品具备最隹的性能，且典型相位抖动低至80 fs。