帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Cadence數位流程優化3nm設計 獲頒台積電OIP客戶首選獎
 

【CTIMES/SmartAuto 編輯部 報導】   2021年03月10日 星期三

瀏覽人次:【2231】

電子設計商益華電腦(Cadence Design Systems, Inc.)宣布,Cadence以論文題目「台積電3奈米設計架構之優化數位設計、實現及簽核流程」,榮獲台積電開放創新平台(OIP)生態系統論壇頒發的客戶首選獎(Customers' Choice Awards).該論文由Cadence數位及簽核事業部研發副總裁羅宇鋒(Yufeng Luo)發表於2020年台積電北美OIP生態系統論壇,闡述台積電3奈米製程技術和Cadence數位全流程共同設計架構優異的性能與效率,如何成功協助工程人員進行超大規模與行動設計。

此篇論文透過論壇與會者投票而贏得該獎項。與會者有機會瞭解3奈米認證Cadence數位流程所涵蓋的新設計技術與強化的數項功能,例如極紫外光層(EUV)支援、繞線與通孔規則、元件布局(cell placement)、色偏規則(color shifting)、避免繞線擁擠、晶片變異(OCV)準確性與新簽核設計規則檢查(DRC)工具等等。

Cadence數位及簽核事業部研發副總裁羅宇峰表示:「Cadence數位全流程不斷優化,支援先進7奈米、6奈米及5奈米製程,現在亦支援台積電最新3奈米製程技術,這彰顯我們致力於與台積電合作,同時助力推動提升先進節點設計,我們期待雙方共同客戶因Cadence數位全流程及台積電的3奈米製程技術而成功。」

台積電設計建構管理處副總Suk Lee表示:「Cadence在台積電開放創新平台(OIP)生態系統論壇上發表的論文,提出具有見解的論述,為工程師介紹使用最新Cadence與台積電技術實現最佳功率與性能設計,協助客戶在行動與超大規模設計達到新里程碑,即是我們與Cadence緊密合作的最佳回饋。」

關鍵字: 3nm  EDA  EUV  益華電腦(Cadence台積電(TSMC
相關新聞
Cadence和NVIDIA合作生成式AI項目 加速應用創新
Cadence與Arm聯手 推動汽車Chiplet生態系統
Cadence收購BETA CAE 進軍結構分析領域
調研:2023年前五大晶圓設備商營收微幅下跌1% ASML營收居榜首
西門子加入半導體教育聯盟 應對產業技能和人才短缺問題
comments powered by Disqus
相關討論
  相關文章
» 使用Microchip Inductive Position Sensor(電感式位置感測器)實現高精度馬達控制
» 以霍爾效應電流感測器創新簡化高電壓感測
» ESG趨勢展望:引領企業邁向綠色未來
» 智慧家居大步走 Matter實現更好體驗與可靠連結
» 車載軟體數量劇增 SDV硬體平台方興未艾


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.81.30.41
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw